[发明专利]一种用于多相位延时锁相环的高相位精度压控延迟线结构及其实现方法

权利要求书

1.一种用于多相位延时锁相环的高相位精度压控延迟线结构，其特征在于，包括n级相位输出电路；

每级相位输出电路包括：

单端-差分电路，用于输出差分信号；

延时单元，用于对所述单端-差分电路输出的差分信号进行延时；

差分-单端电路，用于将所述延时单元的差分输出信号转换成单端信号，作为各级相位输出电路的输出时钟信号；

其中，第一级的相位输出电路的单端-差分电路用于接入参考时钟REF，其他级的相位输出电路的单端-差分电路连接前一级的相位输出电路的差分-单端电路的输出；

每级相位输出电路的延时单元的输入连接该级相位输出电路的单端-差分电路的输出，每级相位输出电路的延时单元的输出连接该级相位输出电路的差分-单端电路的输入。

2.根据权利要求1所述的一种用于多相位延时锁相环的高相位精度压控延迟线结构，其特征在于，所述压控延迟线结构的输入信号周期为T，经过延时单元的延时处理后，得到每级延时为T/n的n路时钟信号。

3.根据权利要求1所述的一种用于多相位延时锁相环的高相位精度压控延迟线结构，其特征在于，每级相位输出电路的延时单元均采用差分对型电路结构。

4.根据权利要求1所述的一种用于多相位延时锁相环的高相位精度压控延迟线结构，其特征在于，最后一级的差分-单端电路的输出连接有单端-差分转换电路，用于保证每级电路在结构上的一致性。

5.一种用于多相位延时锁相环的高相位精度压控延迟线结构的实现方法，基于压控延迟线结构，包括n级相位输出电路，其特征在于，

所述压控延迟线结构包括：单端-差分电路和多级相位输出电路；

多级相位输出电路中，各级相位输出电路均由差分延迟电路和差分-单端电路相连接构成；其中，差分延迟电路的输出作为差分-单端电路的输入，差分单端电路的输出作为各级相位输出电路的输出时钟信号；

单端-差分电路用于输出差分信号；单端-差分电路用于接入参考时钟REF；

单端-差分电路的输出接入第一级相位输出电路中差分延迟电路的输入；第二级至第n级相位输出电路中，相位输出电路中的差分延迟电路的输入连接前一级相位输出电路中的差分延迟电路；

所述实现方法包括：

在所述压控延迟线结构中，将各级相位输出电路的差分延迟电路之间的连接断开；

第二级相位输出电路至第n级相位输出电路中，每级相位输出电路均增加一个单端-差分电路；其中，每级相位输出电路的单端-差分电路的输出与本级相位输出电路的差分延迟电路的输入相连接，每级相位输出电路的单端-差分电路的输入与上一级相位输出电路的差分-单端电路的输出相连接。