[发明专利]封装结构的形成方法在审
申请号: | 201911043914.5 | 申请日: | 2019-10-30 |
公开(公告)号: | CN111128758A | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 蔡柏豪;刘献文;郑心圃;林孟良;彭世勇;洪士庭 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/56;H01L21/603 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 李琛;黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 形成 方法 | ||
一种封装结构的形成方法,包括形成导电结构于载体基板之上;配置半导体晶粒于载体基板之上;在上升的温度下压靠保护基板于载体基板以接合保护基板至导电结构;以及形成保护层以包围半导体晶粒。
技术领域
本申请实施例涉及一种半导体装置的形成方法,且特别有关于一种包括封装结构的形成方法。
背景技术
半导体元件用于各电子应用,例如个人电脑、移动电话、数码相机、及其他电子设备。制造半导体元件包含在半导体基板上按序沉积绝缘层或介电层、导电层、及半导体层,并使用微影工艺及蚀刻工艺图案化各材料层以形成电路组件和元件。
半导体工业通过持续降低最小部件尺寸持续改善各电子组件(例如晶体管、二极管、电阻、电容等)的整合密度,其允许在给定的面积中整合入更多的组件。显着地改善了输入及输出(input and output,I/O)连接的数目。开发了较小的封装结构,其利用较少的面积或具有较低的高度以封装半导体元件。
已发展了新的封装技术以改善半导体元件的密度及功能。这些相对新型的半导体元件封装技术面临制造挑战。
发明内容
本申请实施例包括一种封装结构的形成方法,包括形成导电结构于载体基板之上;配置半导体晶粒于载体基板之上;在上升的温度下压靠保护基板于载体基板以接合保护基板至导电结构;以及形成保护层以包围半导体晶粒。
附图说明
以下将配合附图详述本申请实施例。应注意的是,各种特征部件并未按照比例绘制且仅用以说明例示。事实上,元件的尺寸可能经放大或缩小,以清楚地表现出本申请实施例的技术特征。
图1A-1J是根据一些实施例示出形成封装结构工艺的各阶段剖面图。
图2A-2B是根据一些实施例示出形成封装结构工艺的各阶段剖面图。
图3是根据一些实施例示出封装结构部分的剖面图。
图4是根据一些实施例示出封装结构的俯视图。
图5是根据一些实施例示出封装结构的剖面图。
图6是根据一些实施例示出封装结构部分的剖面图。
图7是根据一些实施例示出封装结构部分的剖面图。
附图标记说明:
20~保护基板
100~载体基板
102~内连结构
104~绝缘层
106~导电部件
107A、107B~导电部件
108~导电结构
110~半导体晶粒
112~导电部件
114~接合结构
116~保护层
118~卷带载体
120~导电凸块
180A、180B~模封元件
200~板
201~导电部件
202~导电元件
204~导电凸块
206~突出部分
208~界面
210~凹槽
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911043914.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路装置的制造方法
- 下一篇:裸片顶出设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造