[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体器件及其制造方法。所述半导体器件包括第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于焊盘与焊料之间的金属层，所述位于焊盘与焊料之间的金属层被配置成具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极与所述焊料凸块之间并与所述焊盘电极相连接，且所述主金属层形成在所述底层金属层上，其中，所述主金属层在其外边缘部处具有屋檐部。由此，在本发明中，在抑制大批量生产率的下降和成本的增加的同时防止了半导体电子元件之间的电连接和机械连接的可靠性的降低。

本申请是申请日为2014年06月03日、发明名称为“半导体器件及其制造方法”的申请号为201410242276.0专利申请的分案申请。

技术领域

本发明涉及半导体器件及其制造方法，并更具体地涉及在焊盘电极(padelectrode)与焊料凸块(solder bump)之间布置有预定金属层的半导体器件的技术领域。

背景技术

例如，对于已知的倒装芯片法(flip chip method)等，通过焊料凸块将IC芯片(半导体芯片)结合(安装)到包括半导体基板的安装基板上。在通过焊料凸块将半导体芯片安装到安装基板上的半导体器件中，凸块下金属(在下文中，被称为“UBM”)布置在焊盘电极与焊料凸块之间(例如，参考日本未审查专利申请2008-28112和日本未审查专利申请2012-80043)。UBM设置成用于提高焊盘电极(例如，Al基材料)与焊料凸块之间的结合粘附度。

例如，按照下面的方式执行UBM的形成。即，首先，形成与焊盘电极相接触的金属晶种层(底层金属层：例如，Cu和Ti等)。从确保可靠性等角度来说，通过在晶圆的整个表面上进行物理气相沉积(PVD)和化学气相沉积(CVD)来执行金属晶种层的形成。然后，通过电镀(electrolytic plating)在金属晶种层上形成例如由Ni等制成的主金属层，其中在电镀中，金属晶种层被用作电极。电镀是在处理掩模(mask)之后进行的，其中该掩模仅在与焊盘电极相对应的位置处具有开口，因此，主金属层形成为具有预定直径。

以如上方式形成为具有预定直径的主金属层以及形成在主金属层下侧的金属晶种层充当UBM。

这里，以上述原样地遗留在晶圆的整个表面上的方式形成的金属晶种层导致了焊盘电极彼此电连接。因此，在上述电镀期间使用金属晶种层，并接着通过刻蚀等最终去除(去除被视为掩膜的主金属层)从主金属层突出的部分。通过使用诸如湿法刻蚀等各向同性刻蚀来执行此时的刻蚀。

然而，如甚至在日本未审查专利申请2008-28112中所指出的，上述金属晶种层上的刻蚀不仅沿垂直方向进行，而且沿水平方向进行(侧蚀)，因此，存在如下可能性，即不仅在从主金属层突出的部分处进行金属晶种层的去除，而且还在主金属层的下侧处进行金属晶种层的去除(过刻蚀：在日本未审查专利申请2008-28112中被称为底切(undercut))。

当发生金属晶种层的这类过刻蚀时，例如存在如下可能性，即，被配置成具有Al基材料的焊盘电极可能受到腐蚀，从而极大地降低了焊盘电极的结合强度。于是，因此，存在如下可能性，即显著地降低了安装基板与半导体芯片之间的电连接性和机械连接性。

在日本未审查专利申请2008-28112中所述的发明中，采用了使金属晶种层氧化并在其上进行刻蚀的工艺，以防止在金属晶种层(UBM膜7)上的过刻蚀。

然而，该工艺中的氧化处理需要很长的时间(24小时)，因而难以进行大批量生产，且成本也必然增加。

发明内容

因此，对于在焊盘电极与焊料凸块之间布置有预定金属层的半导体器件，期望在抑制大批量生产率的下降和成本的增加的同时防止半导体电子元件之间的电连接和机械连接的可靠性的降低。