[发明专利]存储装置、半导体器件及其制备方法

说明书

本公开提供了一种存储装置、半导体器件及其制备方法，属于半导体技术领域。该半导体器件的制备方法包括：提供衬底；形成间隔设置的多个第一沟槽以形成多个条形部；形成填充于各个第一沟槽的第一绝缘材料层；形成多个第二沟槽以分割条形部以形成阵列排布的多个有源区；形成至少覆盖各个第二沟槽表面的第二绝缘材料层；形成多个栅极沟槽，栅极沟槽穿过多个第二沟槽，任一栅极沟槽包括多个由第二绝缘材料层形成的第三沟槽和被第三沟槽间隔开的多个第四沟槽；形成至少覆盖第四沟槽位于有源区的表面的栅绝缘层，其中，栅绝缘层的等效氧化层厚度小于第二绝缘材料层；形成位于栅极沟槽内的栅极层。该半导体器件的制备方法能够减小寄生晶体管的漏电流。

技术领域

本公开涉及半导体技术领域，尤其涉及一种存储装置、半导体器件及其制备方法。

背景技术

集成电路元器件特征尺寸的进一步缩小和单位面积内晶体管数目的增加，芯片级漏电流控制变得越来越重要。不仅仅存储单元的控制晶体管漏电流要足够小，寄生的晶体管漏电流同样也要尽可能减小。

现有技术中，可以通过提高晶体管阈值电压来降低关断状态下漏电流。然而，存储单元的控制晶体管阈值电压有最佳的窗口，过高过低都会影响电路性能。因此，有必要需要寻找一种不会增加控制晶体管的阈值电压却能够降低寄生晶体管的漏电流的方法。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种存储装置、半导体器件及其制备方法，降低寄生晶体管的漏电流。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种半导体器件的制备方法，包括：

提供衬底；

在所述衬底的表面形成沿第一方向延伸且间隔设置的多个第一沟槽，以形成多个条形部；

形成填充于各个所述第一沟槽的第一绝缘材料层；

形成多个第二沟槽，所述第二沟槽分割所述条形部以形成阵列排布的多个有源区；

形成至少覆盖各个所述第二沟槽表面的第二绝缘材料层；

形成沿第二方向延伸的多个栅极沟槽，所述栅极沟槽穿过多个所述第二沟槽，任一所述栅极沟槽包括多个由所述第二绝缘材料层形成的第三沟槽和被所述第三沟槽间隔开的多个第四沟槽；

形成至少覆盖所述第四沟槽位于所述有源区的表面的栅绝缘层，其中，所述栅绝缘层的等效氧化层厚度小于所述第二绝缘材料层的等效氧化层厚度；

形成位于所述栅极沟槽内的栅极层。

在本公开的一种示例性实施例中，所述第二绝缘材料层的材料的介电常数小于所述栅绝缘层的材料的介电常数。

在本公开的一种示例性实施例中，所述第二绝缘材料层的厚度大于所述栅绝缘层的厚度。

在本公开的一种示例性实施例中，在形成至少覆盖所述第四沟槽表面的栅绝缘层时，同时形成覆盖所述第三沟槽表面的第三绝缘层。

在本公开的一种示例性实施例中，在形成至少覆盖各个所述第二沟槽表面的第二绝缘材料层前，所述半导体器件的制备方法还包括：

向各个所述第二沟槽的表面注入离子，且所述注入的离子的类型与所述衬底的掺杂离子的类型相同。

在本公开的一种示例性实施例中，在形成至少覆盖各个所述第二沟槽表面的第二绝缘材料层之后，还包括：在第二绝缘材料层表面形成第四绝缘材料层，以实现完全填充所述第二沟槽，所述第四绝缘材料层的材料与所述第一绝缘材料层的材料相同。