[发明专利]半导体系统

说明书

本发明公开一种半导体系统。半导体系统包括控制器和半导体器件。控制器输出时钟信号、芯片选择信号和命令/地址信号。控制器包括在读取操作期间被接通的控制器终端电路。控制器在读取操作期间经由与控制器终端电路耦接的输入/输出(I/O)线来接收第一数据，并且在写入操作期间经由与被关断的控制器终端电路耦接的I/O线来输出第二数据。半导体器件包括在读取操作期间被关断的内部终端电路，在读取操作期间基于芯片选择信号和命令/地址信号而经由与内部终端电路耦接的I/O线输出第一数据，以及在写入操作期间储存经由与接通的内部终端电路耦接的I/O线而输入的第二数据。

相关申请的交叉引用

本申请要求2019年1月8日提交的申请号为10-2019-0002383的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例总体而言涉及执行片上终端操作的半导体系统。

背景技术

随着快速半导体系统中包括的半导体器件之间的传输信号的摆动宽度逐渐减小，在半导体器件之间的接口级处由于阻抗失配而发生严重的传输信号的反射。阻抗失配可能是由于工艺条件的变化导致的。因此，阻抗匹配电路(也称为“片上终端(ODT)电路”)已被用于半导体系统中以抑制传输信号的反射。

发明内容

根据一个实施例，一种半导体系统包括控制器和半导体器件。控制器被配置为输出时钟信号、芯片选择信号和命令/地址信号。控制器包括控制器终端电路，其被配置为在读取操作期间调整输入和输出(I/O)线的驱动能力。控制器被配置为在读取操作期间经由与控制器终端电路耦接的输入/输出(I/O)线来接收第一数据，并且在写入操作期间经由与被配置为不调整I/O线的驱动能力的控制器终端电路耦接的I/O线来输出第二数据。半导体器件包括内部终端电路，该内部终端电路被配置为在读取操作期间禁止I/O线被驱动。半导体器件被配置为在读取操作期间基于芯片选择信号和命令/地址信号来经由与内部终端电路耦接的I/O线输出第一数据。半导体器件被配置为在写入操作期间储存第二数据，所述第二数据是经由与被配置为调整I/O线的驱动能力的内部终端电路耦接的I/O线而输入的。

根据一个实施例，一种半导体系统包括控制器、第一半导体器件和第二半导体器件。控制器被配置为输出时钟信号、第一芯片选择信号和第二芯片选择信号、以及命令/地址信号。控制器包括控制器终端电路，该控制器终端电路被配置为在读取操作期间调整输入和输出(I/O)线的驱动能力并且在写入操作期间被关断。第一半导体器件包括第一内部终端电路，其被配置为基于第一芯片选择信号和命令/地址信号而在读取操作和写入操作期间禁止I/O线被驱动。第二半导体器件包括第二内部终端电路，其被配置为基于第二芯片选择信号和命令/地址信号而在读取操作和写入操作期间调整I/O线的驱动能力。控制器终端电路、第一内部终端电路和第二内部终端电路彼此共享输入/输出(I/O)线。

附图说明

图1是示出根据本公开的一个实施例的半导体系统的配置的框图。

图2是示出在图1的半导体系统中包括的第一内部输入/输出(I/O)电路的配置的框图。

图3是示出用于图1中所示的半导体系统的操作的芯片选择信号和命令/地址信号的各种逻辑电平组合的表。

图4是示出在图2的第一内部I/O电路中包括的驱动控制电路的配置的框图。

图5是示出在图4的驱动控制电路中包括的ODT控制电路的配置的电路图。

图6是示出在图4的驱动控制电路中包括的使能信号发生电路的配置的电路图。

图7是示出在图4的驱动控制电路中包括的控制信号发生电路的配置的框图。

图8是示出在图2的第一内部I/O电路中包括的驱动信号输出电路的配置的框图。