[发明专利]半导体器件及其形成方法、存储器

说明书

本发明提供了一种半导体器件及其形成方法、存储器。在本发明提供的半导体器件中，位线接触塞形成在有源区上并且还局部形成在栅极沟槽中的绝缘材料层上，以使得位线接触塞能够与有源区充分接触，即使在位线接触塞中形成有空隙，仍然能够确保位线接触塞与有源区之间的电性传输性能。此时，针对允许有空隙的位线接触塞而言，其制作难度更低、制备过程更快，相应的可以有效提升存储器的产能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法，以及一种存储器。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断缩减，进而使得半导体器件的制备难度更大、生产效率低，并且还会使得半导体加工设备的利用率较低。

以存储器为例，进一步例如为动态随机存储器(Dynamic Random Access Memory，DRAM)，其通常包括存储晶体管以及位线和字线，以利用所述字线和位线选定相应的存储晶体管并控制被选定的存储晶体管的导通。

基于现有的存储器而言，在制备位线时，为确保位线能够与存储晶体管之间具有良好的电性连接，则对位线(尤其是位线接触塞)的制备工艺的要求也较高，例如所采用的沉积工艺的要求也更为严格。此时，则必然会导致位线的制作要求严格、制备过程较慢，不仅会影响存储器的生产效率，并且还会使得半导体加工设备的利用率较低。

发明内容

本发明的目的在于提供一种半导体器件，以降低半导体器件的制作难度，加快半导体器件的制备过程，以利于提升产能。

为解决上述技术问题，本发明提供一种半导体器件，包括：

衬底，所述衬底中形成有多个有源区和至少一栅极沟槽，所述栅极沟槽至少部分位于所述有源区中；

依次填充在所述栅极沟槽中的掩埋栅电极和绝缘材料层；以及，

局部形成在所述绝缘材料层上并耦合到所述有源区的位线接触塞，并且所述位线接触塞中设置有空隙。

另外，本发明还提供一种存储器，包括：

衬底，所述衬底中形成有多个有源区；

至少一位线，形成在所述衬底上并沿着第一方向延伸，以使相应的有源区电性连接至所述位线，以及所述位线包括由下至上堆叠设置的第一导电层和第二导电层，所述第一导电层耦合至所述有源区用于构成位线接触塞，并且所述位线接触塞的最大宽度尺寸大于所述第二导电层的最大宽度尺寸，并且所述位线接触塞中还形成有至少一个空隙。

以及，基于如上所述的半导体器件，本发明还提供了一种半导体器件的形成方法，包括：

提供一衬底，所述衬底中界定有多个有源区；

形成至少一栅极沟槽在所述衬底中，所述栅极沟槽至少部分位于所述有源区中；

依次填充掩埋栅电极和绝缘材料层在所述栅极沟槽中；以及，

形成位线接触塞在所述衬底上，所述位线接触塞还局部形成在所述绝缘材料层上并耦合到所述有源区，并且所述位线接触塞中形成有空隙。

本发明提供的半导体器件中，位线接触塞局部形成在绝缘材料层上并耦合到所述有源区，即相当于，所述位线接触塞形成在有源区上并且还进一步横向延伸至掩埋栅电极的上方。如此，即可使所述位线接触塞具备较大的宽度尺寸，以使所述位线接触塞和有源区之间具备尽可能大的接触面积，从而有利于降低位线接触接触塞和有源区之间的接触电阻。可见，即使在位线接触塞中形成有空隙，然而由于形成有空隙的位线接触塞能够与有源区充分接触，从而仍然可以保障位线接触塞与有源区之间的信号传输性能。并且，针对允许形成有空隙的位线接触塞而言，在其制备过程中，即可以采用快速沉积的方式以更快的制备所述位线接触塞，进而能够加快位线接触塞的制备过程，相应的提高了半导体器件的制备效率，有效提升产能，并提高半导体加工设备的利用率。