[发明专利]半导体器件及其形成方法、存储器

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底中形成有多个有源区和至少一栅极沟槽，所述栅极沟槽至少部分位于所述有源区中；

依次填充在所述栅极沟槽中的掩埋栅电极和绝缘材料层；以及，

局部形成在所述绝缘材料层上并耦合到所述有源区的位线接触塞，并且所述位线接触塞中设置有空隙。

2.如权利要求1所述的半导体器件，其特征在于，所述位线接触塞从高于所述绝缘材料层的顶表面延伸至所述绝缘材料层的预定深度位置，所述预定深度位置高于所述掩埋栅电极的顶表面。

3.如权利要求2所述的半导体器件，其特征在于，所述位线接触塞中从所述绝缘材料层的顶表面延伸至所述预定深度位置的部分构成位线接触塞下部，所述位线接触塞下部的截面为梯形截面，并且所述位线接触塞下部的梯形截面的下底边的长度大于上底边的长度。

4.如权利要求1所述的半导体器件，其特征在于，所述位线接触塞具有两个相互面对的凸出型侧壁，在所述位线接触塞相互正对的两个凸出型侧壁之间的区域中形成有所述空隙。

5.如权利要求4所述的半导体器件，其特征在于，所述凸出型侧壁为弧形侧壁。

6.一种存储器，其特征在于，包括：

衬底，所述衬底中形成有多个有源区；

至少一位线，形成在所述衬底上并沿着第一方向延伸，以使相应的有源区电性连接至所述位线，以及所述位线包括由下至上堆叠设置的第一导电层和第二导电层，所述第一导电层耦合至所述有源区用于构成位线接触塞，并且所述位线接触塞的最大宽度尺寸大于所述第二导电层的最大宽度尺寸，并且所述位线接触塞中还形成有至少一个空隙。

7.如权利要求6所述的存储器，其特征在于，所述第一导电层在沿着第一方向延伸的侧壁中，具有相对于所述第二导电层凸出的弧形侧壁。

8.如权利要求7所述的存储器，其特征在于，所述第一导电层沿着第一方向延伸的两个相对的侧壁中均具有所述弧形侧壁，并且两个弧形侧壁正对设置，以及在所述第一导电层相互正对的两个弧形侧壁之间的区域中形成有所述空隙。

9.如权利要求6所述的存储器，其特征在于，所述第一导电层在垂直于所述第一方向上的截面为梯形截面，并且所述梯形截面的下底边的长度尺寸大于所述第二导电层的宽度尺寸。

10.如权利要求6所述存储器，其特征在于，所述空隙形成在所述第一导电层高于衬底顶表面的部分中。

11.如权利要求6所述存储器，其特征在于，所述第一导电层包括第一部分和第二部分，所述第一部分位于所述第二部分上，并且所述第二部分的侧壁相对于所述第一部分的侧壁凸出设置，以及所述第二部分中形成有所述空隙。

12.一种半导体器件的形成方法，其特征在于，包括：

提供一衬底，所述衬底中界定有多个有源区；

形成至少一栅极沟槽在所述衬底中，所述栅极沟槽至少部分位于所述有源区中；

依次填充掩埋栅电极和绝缘材料层在所述栅极沟槽中；以及，

形成位线接触塞在所述衬底上，所述位线接触塞还局部形成在所述绝缘材料层上并耦合到所述有源区，并且所述位线接触塞中形成有空隙。

13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述位线接触塞的形成方法包括：

形成一牺牲层在所述衬底上，所述牺牲层中形成有至少一位线沟槽，所述位线沟槽沿着第一方向延伸；以及，

填充第一导电层在所述位线沟槽中，所述第一导电层用于构成所述位线接触塞，并且所述第一导电层中还形成有至少一个空隙。