[发明专利]一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法在审

专利信息
申请号: 201910818394.4 申请日: 2019-08-30
公开(公告)号: CN110518068A 公开(公告)日: 2019-11-29
发明(设计)人: 黄义;李金鹏;陈伟中;李顺;张金沙;黄垚 申请(专利权)人: 重庆邮电大学
主分类号: H01L29/778 分类号: H01L29/778;H01L21/324;H01L21/335
代理公司: 11275 北京同恒源知识产权代理有限公司 代理人: 赵荣之<国际申请>=<国际公布>=<进入
地址: 400065 *** 国省代码: 重庆;50
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 势垒层 击穿电压 钝化层 异质结 漏极 半导体功率器件 高介电常数材料 电流坍塌效应 电子阻挡层 栅极漏电流 电场 导通电阻 沟道电场 降低器件 晶格匹配 栅极边缘 栅结构 衬底 减小 帽层 势垒 源极 制备 调制
【说明书】:

发明涉及一种具有p‑GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法,属于半导体功率器件领域。本发明的器件包括衬底、GaN缓冲层、InAlN势垒层、p‑GaN帽层、栅极、源极、漏极和钝化层,其中GaN缓冲层与InAlN势垒层形成异质结,可以抑制电流坍塌效应和调制沟道电场分布以提高器件的击穿电压;本发明通过使用In组份0.17的InAlN材料作为势垒层,实现了异质结的晶格匹配,增大了电子阻挡层势垒高度,因此可以减小器件的导通电阻和栅极漏电流;另外使用高介电常数材料作为钝化层,能够降低器件靠近漏极的栅极边缘处的电场峰值,提高了InAlN HEMT器件的击穿电压。

技术领域

本发明属于半导体功率器件领域领域,具体涉及一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法。

背景技术

宽禁带半导体氮化镓(GaN)作为最具有代表性的第三代半导体材料,是继硅(Si)为代表的第一代材料和以砷化镓(GaAs)为代表的第二代半导体材料之后,快速发展的新型半导体材料,因其临界击穿电场高、高迁移率、高饱和漂移速度,在电力电子和射频微波领域的应用前景十分广阔。GaN材料可以三元合金材料(如AlGaN、InGaN、InAlN等)形成异质结,产生的压电极化及自发极化会使GaN材料与其三元合金材料形成的异质结界面处形成高浓度的二维电子气(wo-dimensional electron gas,2DEG),其迁移率及饱和速度都远高于硅。而以AlGaN/GaN异质结为核心制作的高电子迁移率晶体管(HEMT)有着优良的性能,非常适合制作功率半导体器件,目前被业界广泛关注。

AlGaN/GaN异质结材料在近年来一直是GaN基器件的主力,对于AlGaN/GaN异质结,由于AlN具有较强的自发极化率,但是随着Al组分的提高,AlGaN势垒层材料质量降低,导致表面缺陷增多,晶格失配变大,引起晶圆翘曲变大;并且当Al组分过高时AlGaN势垒层会达到一个临界高度,如果AlGaN势垒层厚度超过其临界厚度就会产生应力弛豫,极大降低极化效应,所以Al组分不能太高,限制了其自发极化。

由于AlGaN/GaN异质结界面处存在着高浓度的,所以常规的AlGaN/GaN HEMT均为。HEMT器件在应用中更有优势。目前通常采用刻蚀凹槽、F基粒子注入等方法来耗尽栅极下方二维电子气(2DEG)来实现器件的常关。但是凹栅刻蚀工艺难以精确控制并且会带来损伤,呈现电流坍塌现象;F基粒子注入也会因为注入的精确性问题带来一系列稳定性问题。

本发明采用p-GaN栅结构以实现器件的常关,由于p-GaN栅结构对干法刻蚀这项工艺要求更低,所以功率开关应用上更具备可行性。p-GaN栅技术是通过在势垒层p型GaN帽层通过抬高界面异质结导带到费米能级以上,栅极下方沟道的二维电子气被耗尽,最终实现器件的常关。新型InAlN/GaN异质结与AlGaN/GaN有许多相似之处,但也有其自身独特的优点。InAlN/GaN异质结中,当In组分为17%时,InAlN与GaN具有相同的晶格常数,因此可以摆脱应力产生的种种问题,能够有效的提高器件可靠性。虽然InAlN势垒层与GaN缓冲层不存在应力效果,因此没有压电极化,但是自发极化产生的二维电子气面密度远高于常规AlGaN/GaN,理论上有着更大的功率输出,因此在功率器件应用方面具备更大的潜力。

发明内容

有鉴于此,本发明的目的之一在于提供一种具有p-GaN栅结构的常关型InAlN/GaNHMET器件;本发明的目的之二在于提供一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件的制备方法。

为达到上述目的,本发明提供如下技术方案:

1、一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件,所述器件包括衬底(101)和设置于所述衬底上方的InAlN/GaN异质结,所述异质结通过GaN缓冲层(102)与InAlN势垒层(103)形成,所述InAlN势垒层位于所述GaN缓冲层上方。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆邮电大学,未经重庆邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910818394.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top