[发明专利]半导体装置

说明书

根据本发明的一实施方式，实施方式的半导体装置(100)具有：配线基板(1)；控制器芯片(2)，设置在配线基板(1)上，由第1树脂组合物(3)密封；非易失性存储器芯片(4)，设置在第1树脂组合物(3)上，由第2树脂组合物(5)密封；第2接合线(9)，将控制器芯片(2)的电源配线用垫(10)与配线基板(1)连接，由第1树脂组合物(3)密封；及第1接合线(6)，将控制器芯片(2)的信号配线用垫(7)与配线基板(1)连接，由第1树脂组合物(3)密封，且Pd含有率比第2接合线(9)高。

[相关申请案的引用]

本申请案基于2019年3月19日提出申请的先行日本专利申请案第2019-051999号所产生的优先权的利益，且要求享受该利益，通过引用使该申请案的所有内容包含于本文。

技术领域

本文说明的多种形式的实施方式整体涉及一种半导体装置。

背景技术

近年来，半导体封装广泛利用对半导体芯片使用晶片粘结膜(DAF：Die AttachFilm)等粘接性树脂组合物积层存储器芯片的构造(FOD：Film On Die，晶片上膜)。然而，如果使用DAF将半导体芯片彼此粘接，那么在对Al(铝)电极垫上连接Au(金)接合线的情况下，在DAF中，Cl(氯)离子可能会腐蚀电极垫，导致Al电极垫与Au接合线断线。

发明内容

本发明的实施方式提供一种可靠性较高的半导体装置。

根据实施方式的半导体装置，其具备：配线基板；控制器芯片，设置在配线基板上，由第1树脂组合物密封；非易失性存储器芯片，设置在第1树脂组合物上，由第2树脂组合物密封；第2接合线，将控制器芯片的电源配线用垫与配线基板连接，由第1树脂组合物密封；及第1接合线，将控制器芯片的信号配线用垫与配线基板连接，由第1树脂组合物密封，且Pd含有率比第2接合线高。

根据上述构成，能够提供可靠性较高的半导体装置。

附图说明

图1是示意性地表示一实施方式的半导体装置的剖视图。

图2是示意性地表示一实施方式的半导体装置的俯视图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。本实施方式并不对本发明产生限定。

本发明的实施方式的半导体装置通过采用不易腐蚀的材料作为连接到控制非易失性存储器芯片的控制器芯片的垫的信号配线用接合线，来提升半导体装置的可靠性。更详细来说，如以下说明。

图1是示意性地表示本实施方式的半导体装置100的剖视图。如该图1所示，半导体装置100例如是半导体封装，包含基板1、控制器芯片2、第1树脂组合物3、非易失性存储器芯片4(4A、4B)、第2树脂组合物5、第1接合线6、第2接合线9及第3接合线12(12A、12B)而构成。此外，以下，在所有图中，为了使实施方式易于理解，将各构成要素的大小的比、及细节配置等表示为与实际的比及配置不同。另外，附图是示意性地进行表示的图，所以省略了芯片及基板上的配线等。

图2是示意性地表示本实施方式的半导体装置100的俯视图。图2示出基板1与控制器芯片2的配线，且示出基板1、控制器芯片2及非易失性存储器芯片4的位置关系。图2所示的布局为一例。控制器芯片2的信号配线用垫7与电源配线用垫11的布局也是一例，半导体装置100的布局可以在发明的范围内根据设计任意变更。

基板1是由树脂等形成的配线基板。更具体来说，基板1是由配线、玻璃布及树脂等形成。作为半导体装置100的半导体封装形成在该基板1上。在基板1设置着例如Cu配线，半导体装置100内的半导体芯片彼此经由基板1的配线连接。在基板1的表面，设置着未图示的抗蚀剂。另外，在基板1的与控制器芯片2侧为相反侧的面设置着能够与半导体装置100外连接的未图示的垫。