[发明专利]半导体装置有效
| 申请号： | 201910785983.7 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN111725199B | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 筑山慧至;青木秀夫 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H10B80/00 | 分类号： | H10B80/00;H01L25/18;H01L23/29;H01L23/31;H01L23/49 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 | ||
1.一种半导体装置，其具备：
配线基板；
控制器芯片，设置在所述配线基板上，由第1树脂组合物密封；
非易失性存储器芯片，设置在所述第1树脂组合物上，由第2树脂组合物密封；
第2接合线，将所述控制器芯片的电源配线用垫与所述配线基板连接，由所述第1树脂组合物密封；及
第1接合线，将所述控制器芯片的信号配线用垫与所述配线基板连接，由所述第1树脂组合物密封，且Pd含有率比所述第2接合线高。
2.根据权利要求1所述的半导体装置，其进而具备第3接合线，所述第3接合线将所述非易失性存储器芯片与所述配线基板连接，Pd含有率比所述第1接合线低，且由所述第2树脂组合物密封；且
所述第1接合线是Pd含有率为0.05wt％以上2.00wt％以下的PdAu合金线，
所述第2接合线与所述第3接合线是Pd含有率为0.01wt％以下的实质上由Au构成的线。
3.根据权利要求2所述的半导体装置，其中所述控制器芯片的所述信号配线用垫及电源配线用垫是Al垫。
4.根据权利要求1所述的半导体装置，其中所述第1接合线是非冗余配线，且
所述第2接合线是冗余配线。
5.根据权利要求1所述的半导体装置，其中所述非易失性存储器芯片的中央部与所述控制器芯片在所述配线基板与所述控制器芯片的积层方向上重叠。
6.根据权利要求1所述的半导体装置，其中所述第1树脂组合物的厚度为100μm以上150μm以下。
7.根据权利要求1所述的半导体装置，其中所述第1树脂组合物的填料的含有率小于所述第2树脂组合物。
8.根据权利要求1所述的半导体装置，其中所述第1树脂组合物在25℃下的弹性模量为0.7GPa以上3.0GPa以下。
9.根据权利要求1所述的半导体装置，其中所述第1树脂组合物的填料的含有率为40wt％以上60wt％以下。
10.一种半导体装置，其具备：
配线基板；
控制器芯片，由第1树脂组合物密封，设置在所述配线基板上，厚度为100μm以上150μm以下，25℃下的弹性模量为0.7GPa以上3.0GPa以下，且填料的含有率为40wt％以上60wt％以下；
非易失性存储器芯片，设置在所述第1树脂组合物上，由填料的含有率比所述第1树脂组合物高的第2树脂组合物密封，从所述配线基板与所述控制器芯片的积层方向观察，其中央部相对于所述控制器芯片重叠；
第2接合线，将所述控制器芯片的电源配线用Al垫与所述配线基板连接，由所述第1树脂组合物密封，Pd含有率为0.01wt％以下，实质上由Au构成，且为冗余配线；
第1接合线，将所述控制器芯片的信号配线用Al垫与所述配线基板连接，由所述第1树脂组合物密封，是Pd含有率为0.05wt％以上2.00wt％以下的PdAu合金线，且为非冗余配线；及
第3接合线，将所述非易失性存储器芯片与所述配线基板连接，由所述第2树脂组合物密封，且Pd含有率为0.01wt％以下，实质上由Au构成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910785983.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置、半导体装置的诊断方法以及记录介质
- 下一篇：半导体装置及天线标签
