[发明专利]集成电路器件及其制造方法

说明书

提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

相关申请的交叉引用

本申请要求2018年7月19日在韩国知识产权局提交的韩国专利申请NO.10-2018-0084274的优先权，通过引用将其全部内容并入本文。

技术领域

本公开的示例性实施例涉及集成电路器件及其制造方法，更具体地，涉及包括穿硅通路(TSV)结构的集成电路器件及其制造方法。

背景技术

随着多个半导体芯片安装在单个封装件中的三维封装件的开发，可能需要使用延伸穿过衬底或裸片(die)的穿硅通路(TSV)结构来形成垂直电连接的可靠连接结构。

发明内容

根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的接合焊盘(landing pad)；以及穿过所述衬底的贯穿通路结构。所述贯穿通路结构可以连接到所述接合焊盘。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的层间绝缘层；位于所述层间绝缘层上的接合焊盘；以及贯穿通路结构。所述层间绝缘层和所述衬底可以限定穿透所述衬底和所述层间绝缘层的贯穿通孔。所述贯穿通路结构可以位于所述贯穿通孔中，并且可以连接到所述接合焊盘。所述贯穿通路结构可以包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、以及在所述第一导电阻挡层的侧壁上的第二导电阻挡层。

根据本发明构思的示例性实施例，一种集成电路器件可以包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构可以包括导电插塞、在所述导电插塞的侧壁和下表面上的第一导电阻挡层、在所述第一导电阻挡层的侧壁上的第二导电阻挡层、以及在所述第二导电阻挡层的侧壁上并与所述接合焊盘间隔开的通路绝缘层。

附图说明

图1是示出根据示例性实施例的集成电路器件的俯视图。

图2是示出图1的主单元区域MCR的一部分和贯穿通路区域TVR的一部分的截面图。

图3是图2的部分CX2的放大视图。

图4是示出根据示例性实施例的集成电路器件的截面图。

图5是示出根据示例性实施例的集成电路器件的截面图。

图6是示出根据示例性实施例的集成电路器件的截面图。

图7是示出根据示例性实施例的集成电路器件的截面图。

图8、图9、图10、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15和图16是示出根据示例性实施例的制造集成电路器件的方法中的操作的截面图。

图17是示出根据示例性实施例的半导体封装的主要配置的截面图。

具体实施方式

现在将参考示出了一些示例性实施例的附图更全面地描述各种示例性实施例。然而，本发明构思可以以许多替代形式来体现，并且不应当被解释为仅局限于本文所阐述的示例性实施例。

图1是示出根据示例性实施例的集成电路器件100的俯视图。图2是示出图1的主单元区域MCR的一部分和贯穿通路区域TVR的一部分的截面图。图3是图2的部分CX2的放大视图。