[发明专利]一种池化计算方法和电路

说明书

本发明提供了一种池化计算方法和电路，所述方法通过列处理读控制单元从所述图像缓存单元中读取待处理图像矩阵，根据预设列处理窗大小对待处理图像矩阵的每一行进行划分，并依次对划分后的列窗口数据进行比较组装，从而完成待处理图像矩阵列的池化操作，而后再根据预设比较规则，依次对组装数据矩阵中位于同一列的预设行处理窗大小的数据进行比较，从而完成待处理图像矩阵行的池化操作。采用上述方法可以十分高效地实现池化运算加速操作，提升池化运算的加速效率,大幅提升神经网络的计算速度。

技术领域

本发明涉及电子设备领域，特别涉及一种池化计算方法和电路。

背景技术

随着人工智能深度学习神经网络的快速发展,人们对人工智能应用的需求越来越强烈。由于深度学习神经网络自身的特性对硬件资源的要求较高,在运行时将产生巨大的功耗，导致电子设备续航能力差、功耗大等问题。而池化技术作为神经网络运算过程中最重要的计算之一,目前的神经网络加速电路往往将池化运算交给CPU或者GPU等通用计算单元进行,由于其计算量巨大且控制复杂,造成池化计算往往成为整体神经网络运算的瓶颈。

发明内容

为此，需要提供一种池化计算的技术方案，用以解决池化运算计算量大、控制复杂，导致在运行过程中功耗大的问题。

为实现上述目的，发明人提供了一种池化计算电路，包括图像缓存单元、列处理读控制单元、列窗口缓存单元、列处理比较单元、列处理结果组装单元、行缓存单元、行处理读控制单元、行处理比较单元、行处理结果缓存单元、回写控制单元；

所述列处理读控制单元用于从所述图像缓存单元中读取待处理图像矩阵，根据预设列处理窗大小对待处理图像矩阵的每一行进行划分，并将划分后的列窗口数据存储至列窗口缓存单元中；

所述列处理比较单元用于根据预设比较规则依次比较列窗口缓存单元中的划分后的列窗口数据，并将各个比较结果依次传输至列处理结果组装单元进行组装，并将组装数据写入行缓存单元中；

所述行处理读控制单元用于从行缓存单元中读取组装数据，并将组装数据传至行处理比较单元；

所述行处理比较单元用于根据预设比较规则，依次对组装数据矩阵中位于同一列的预设行处理窗大小的数据进行比较，并将行处理比较结果写入行处理结果缓存单元中；

所述回写控制单元用于将行处理结果回写至图像缓存单元中。

进一步地，所述行处理读控制单元用于从行缓存单元中读取组装数据，并将组装数据传至行处理比较单元包括：

所述行处理读控制单元用于在所述行缓存单元中组装数据的行数达到预设行处理窗大小时，将当前行缓存单元中的组装数据传输至行处理比较单元。

进一步地，还包括算法配置单元，所述算法配置单元用于配置所述列处理比较单元和行处理比较单元对应的预设比较规则。

进一步地，所述列窗口缓存单元包括多个列缓存器，所述列处理比较单元包括多个列比较器，所述列缓存器的数量与列比较器的数量一一对应，所述列比较器的数量根据预设列窗口大小以及列移动步进值确定；

所述列处理读控制单元用于从所述图像缓存单元中读取待处理图像矩阵包括：列处理读控制单元依次读取待处理图像矩阵中的各个子块数据，并根据预设列窗口大小以及列移动步进值将读取到的子块数据，发送至相应的列缓存器中进行存储。

进一步地，所述行处理结果缓存单元包括多个行缓存器，所述行处理比较单元包括多个行比较器，所述行缓存器的数量与行比较器的数量一一对应，所述行比较器的数量根据预设行窗口大小以及行移动步进值确定；

所述行处理读控制单元用于依次读取行缓存单元中的各行中的位于同一列的行数据，并根据预设行窗口大小以及行移动步进值将读取到的行数据发送至相应的行缓存器中进行存储。