[发明专利]存储器控制设备和包括该设备的存储器系统

说明书

本发明公开了存储器控制设备和包括该设备的存储器系统。提供了一种包括存储器子系统和存储器控制器的存储器系统。存储器子系统包括由相变存储器实现的多个第一存储器模块和由写入速度比相变存储器更快的存储器实现的第二存储器模块。存储器控制器从原始数据被分成的多个子数据生成非阻塞代码，将非阻塞代码写入第二存储器模块，将多个子数据分别写入多个第一存储器模块，并且根据读取请求，在预定条件下，根据从多个第一存储器模块中的一些存储器模块读取的多个子数据中的一些子数据和从第二存储器读取的非阻塞代码来重建原始数据。

相关申请的交叉引用

本申请要求于2018年6月29日向韩国知识产权局提交的韩国专利申请号10-2018-0075930的优先权和权益，其全部内容通过引用并入本文。

背景

(a)领域

所描述的技术大体上涉及存储器控制设备和包括该设备的存储器系统。

(b)相关技术的描述

正在开发下一代半导体存储器，以满足半导体存储器更高性能和更低功耗的需求。使用相变材料的相变存储器(PCM)，特别是相变随机存取存储器(PRAM)，是下一代半导体存储器之一。相变存储器使用在晶态和无定形态之间切换的相变材料，并基于晶态和无定形态之间的电阻率差存储数据。

相变存储器有一个问题，即数据写入需要花费大量时间，其需要改变相变材料的状态，而不是在当前状态下通过相变材料读取数据。

概述

本发明的实施例提供了一种使用相变存储器的存储器系统和存储器控制设备，能够提高响应速度。

根据本发明的实施例，提供了一种包括存储器子系统和存储器控制器的存储器系统。存储器子系统包括由相变存储器实现的多个第一存储器模块和由写入速度比相变存储器更快的存储器实现的第二存储器模块。存储器控制器经由多个通道连接到多个第一存储器模块和第二存储器模块。存储器控制器从原始数据被分成的多个子数据中生成非阻塞代码，将非阻塞代码写入第二存储器模块，将多个子数据分别写入多个第一存储器模块，并且根据读取请求，在预定条件下，根据从多个第一存储器模块中的一些存储器模块读取的多个子数据中的一些子数据和从第二存储器读取的非阻塞代码来重建原始数据。

存储器控制器可以包括高速缓存，该高速缓存根据来自中央处理单元(CPU)的写入请求存储写入请求的数据。

在原始数据存储在高速缓存中的情形中，在将存储在高速缓存中的原始数据迁移到存储器子系统中时，存储器控制器可以将非阻塞代码写入第二存储器模块，并且将多个子数据分别写入多个第一存储器模块。

多个子数据可以包括第一子数据和第二子数据。在将多个子数据写入多个第一存储器模块时，存储器控制器可以将第一子数据写入多个第一存储器模块中相应的第一存储器模块，并且在完成第一子数据的写入之后将第二子数据写入多个第一存储器模块中相应的第一存储器模块。

在多个子数据已经被写入多个第一存储器模块之后，存储器控制器可以从高速缓存移除原始数据。

在将第一子数据写入相应的第一存储器模块时，存储器控制器可以将非阻塞代码写入第二存储器模块。

当原始数据发生高速缓存命中同时原始数据正在被迁移到存储器子系统中时，存储器控制器可以停止迁移原始数据。

每个第一存储器模块的存储器单元阵列可以被划分成多个分区。预定条件可以包括存储多个子数据中的一些其它子数据的分区中正在执行写入操作的条件。

预定条件还可以包括针对原始数据的读取请求发生高速缓存未命中的条件。

高速缓存可以由非易失性存储器实现。

存储器系统可以是由计算设备的CPU使用的主存储器。