[发明专利]一种台面PIN的钝化结构和光电二极管及其制备方法

说明书

本发明公开了一种台面PIN的钝化结构，具有P型、I型和N型半导体层，P型、I型和N型半导体层构成了阶梯层台面，其中，I型半导体层为InGaAs吸收层，InGaAs吸收层的侧壁上生长有掺Fe半绝缘InGaAs层。本发明还公开了一种高速台面InGaAs光电二极管及其制备方法，本发明不但能够解决现有的台面PIN的侧面钝化结构存在漏电的问题，提高芯片性能，而且工艺简单，成品率好。

技术领域

本发明属于光通讯的技术领域，特别涉及一种台面PIN的钝化结构和光电二极管及其制备方法。

背景技术

光电二极管（Photo-Diode）是由一个PN结组成的半导体器件，具有单方向导电特性。光电二极管是在反向电压作用之下工作的，在一般照度的光线照射下，所产生的电流叫光电流。如果在外电路上接上负载，负载上就获得了电信号，而且这个电信号随着光的变化而相应变化。其中，高速InGaAs PD是光通讯领域核心元件，目前10G 以上PD普遍采用台面PIN结构。台面PIN结构利用腐蚀方法形成，由于PN暴露在外，器件侧面漏电极大，需要利用BCB（或PI）对台面进行钝化。由于BCB 和PI属于有机物，具有很小的介电常数，能够得到很好的电容效应，但是由于其性能不稳定，工艺控制难度大，器件制作工艺窗口窄，芯片漏电大，并且可靠性也比平面结构恶化很多，产品良率很低，导致成本远高于平面结构PD芯片。

因而，有业者对此进一步研究，如中国专利201720420864.8所揭示的一种台面PIN的侧面钝化结构，包括半绝缘InP衬底以及在半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层，该半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层构成了阶梯层台面，该阶梯层台面的侧壁上生长有本征InP层，所述本征InP层上依次生长有SIO₂层以及SIN_x层。其提供使用了和芯片材料相同的本征InP对台面侧面进行掩埋，旨在用于解决现有的台面PIN的侧面钝化结构存在寄生电容、芯片性能差、工艺复杂、成品率低、暗电流不可控的问题。但是，由于其采用的是本征InP层，属于天然的N型，绝缘特性差，在一定的电压下，或产生漏电，还是不能有效的阻止漏电的现象发生。

又如中国专利CN201720420865.2提供了一种台面10G的PIN的掩埋结构，包括在掺Fe的半绝缘InP衬底上依序生长有InP缓冲层、N+型InP层、InGaAs吸收层、P+型InP层、P+型InGaAsP层和P+型InGaAs层，该掺Fe的半绝缘InP衬底上依序生长的该缓冲层、N+型InP层、InGaAs吸收层、P+型InP层、P+型InGaAsP层和P+型InGaAs层构成了阶梯层台面，在该阶梯层台面的侧壁上掩埋生长有掺Fe半绝缘InP层以及在该掺Fe半绝缘InP层上生长有保护该掺Fe半绝缘InP层的SiO₂钝化层。但是，由于其侧壁掩埋钝化采用的是InP层，对于InGaAs吸收层来说属于非同质外延结构，二次外延过程中，在InGaAs吸收层的侧壁和掩埋层InP界面会产生大量缺陷。由于PIN探测器的漏电大小主要由InGaAs吸收层侧壁钝化效果决定，所以利用InP作为掩埋钝化层必然会造成器件漏电大，影响器件的可靠性。

因此，本发明人利用二次外延技术解决台面PIN结构InGaAs PD（光电二极管）的台面钝化问题，减小芯片漏电流，提升芯片可靠性。

发明内容

本发明的目的之一在于提供一种台面PIN的钝化结构和光电二极管，不但能够解决现有的台面PIN的侧面钝化结构存在漏电的问题，提高芯片性能，而且工艺简单，成品率好。

本发明的目的之二在于提供一种光电二极管的制备方法，其工艺简单，易操作。

为解决上述技术问题，本发明的技术解决方案是：