[发明专利]一种LDMOS器件及其制备方法

说明书

本发明提出了一种LDMOS器件，包括半导体衬底、埋层、外延层、源极金属、漏极金属和场氧化层，所述外延层上设置有PN变掺杂降场层、P型半导体体区和N型半导体漏区，所述PN变掺杂降场层的左半部分为P型变掺杂区，右半部分为N型变掺杂区，所述P型变掺杂区中的P型杂质浓度从左到右逐渐减小到0 cm^‑3，所述N型变掺杂区中的N型杂质浓度从右至左逐渐减小到0 cm^‑3。通过在外延层内制备PN变掺杂降场层，在漂移区中部产生一个均匀的电场分布，同时消除了主结处的高的电场峰值，优化了漂移区的表面电场分布，从而能够提高器件的反向击穿电压；此外，PN变掺杂降场层能够提高常规器件的漂移区浓度，有效的提高了器件的电流能力并降低器件的导通电阻。

技术领域

本发明涉及一种LDMOS器件及其制备方法，属于集成电路技术领域。

背景技术

随着功率电子技术的发展，功率集成电路对半导体功率器件的性能也提出了更高的要求，作为功率集成电路的核心器件，横向半导体功率器件需要提供高的耐压，和低的导通电阻。LDMOS(横向扩散金属氧化物半导体晶体管)由于其具有良好的工艺兼容性，并且易于通过内部连线将分布在表面的源极、栅极和漏极与低压逻辑电路单片集成而被广泛应用。但是LDMOS击穿电压提高的同时往往使得导通电阻同时增加。这一矛盾关系限制了该类器件在高压和大电流领域的应用。为了克服这个矛盾关系，J.A.APPLES 等人提出了RESURF(Reduced Surface Field) 降低表面场技术，图1给出了一个典型的常规SOI RESURFLDMOS器件结构示意图，它由半导体衬底A1、埋层A2、外延层A3、P型半导体体区A4、N型半导体漏区A5，其中P型半导体体区A4中具有半导体源区A6和半导体体接触区A7，栅极A8、源极金属A9和漏极金属A10，栅极和外延层之间的是栅氧化层A11，以及场氧化层A12组成。但是此技术只能在一定程度上降低导通电阻，仍然满足不了高速发展的功率集成电路对高压LDMOS器件的技术要求。

为了改善RESURF结构的导通特性，文献：Zingg R P, Weijland I, Zwol H V, etal. 850V DMOS-switch in silicon-on-insulator with specific Ron of 13Ω ·mm2.Proceeding of International SOI Conference, 2000, pp.62-63，提出了一种新的高压低导通电阻设计技术——D-RESURF技术。图2给出了现有的具有PN变掺杂降场层的高压LDMOS器件结构示意图。其P型PN变掺杂降场层B13位于N型外延层B3中，该P型PN变掺杂降场层B13能够在一定程度上降低LDMOS器件的导通电阻，但由其表面电场的分布可知，其在正偏的PN结处将出现一个电场低谷,从而影响器件表面电场分布。此外，为了优化表面电场分布，PN变掺杂降场层B13要尽量接近P型半导体体区B4两者之间的电流通道随着两者之间的距离的减小而减小，因此会导致增大导通电阻，这些缺点严重影响了器件工作电压的进一步提高。

发明内容

为了解决上述问题，本发明提供了一种LDMOS器件，其能够优化漂移区的表面电场分布，从而能够提高器件的击穿电压，有效提高器件的电流能力并降低器件的导通电阻，还能够消除了传统D-RESURF LDMOS器件中正向PN结产生的电场峰值。

本发明提供一种LDMOS器件，包括半导体衬底、埋层、外延层、源极金属、漏极金属和场氧化层，所述埋层设置于所述半导体衬底上，所述外延层设置于所述埋层上，所述外延层上设置有PN变掺杂降场层、P型半导体体区和N型半导体漏区，所述P型半导体体区中设置有半导体源区和半导体体接触区，所述半导体源区和半导体体接触区均与所述源极金属接触；所述漏极金属与所述N型半导体漏区接触；所述外延层上方设置有场氧化层；所述PN变掺杂降场层的左半部分为P型变掺杂区，所述PN变掺杂降场层的右半部分为N型变掺杂区，所述P型变掺杂区中的P型杂质浓度从左到右逐渐减小到0cm^-3，所述N型变掺杂区中的N型杂质浓度从右至左逐渐减小到0cm^-3。