[发明专利]一种LDMOS器件及其制备方法有效
申请号: | 201910366995.6 | 申请日: | 2019-05-05 |
公开(公告)号: | CN110120423B | 公开(公告)日: | 2022-03-22 |
发明(设计)人: | 姚佳飞;张泽平;郭宇锋;杨可萌 | 申请(专利权)人: | 南京邮电大学;南京邮电大学南通研究院有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L29/423;H01L21/336 |
代理公司: | 南京苏科专利代理有限责任公司 32102 | 代理人: | 姚姣阳 |
地址: | 226000 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 ldmos 器件 及其 制备 方法 | ||
1.一种LDMOS器件,包括半导体衬底、埋层、外延层、源极金属、漏极金属和场氧化层,所述外延层上设置有PN变掺杂降场层、P型半导体体区和N型半导体漏区,所述P型半导体体区中设置有半导体源区和半导体体接触区,所述半导体源区和半导体体接触区均与所述源极金属接触;所述漏极金属与所述N型半导体漏区接触;其特征在于:所述PN变掺杂降场层的左半部分为P型变掺杂区,所述PN变掺杂降场层的右半部分为N型变掺杂区,所述P型变掺杂区中的P型杂质浓度从左到右逐渐减小到0cm-3,所述N型变掺杂区中的N型杂质浓度从右至左逐渐减小到0cm-3;
所述LDMOS器件还包括栅极,所述栅极设置于外延层侧面靠近所述P型半导体体区的一侧,所述外延层、P型半导体体区以及半导体体接触区均与所述栅极接触,所述栅极中设置有金属槽栅;
所述PN变掺杂降场层的一端与所述P型半导体体区相连,另一端与所述N型半导体漏区相连。
2.根据权利要求1所述的一种LDMOS器件,其特征在于:所述P型变掺杂区中的P型杂质浓度为从左到右降低的线性分布,所述N型变掺杂区中的N型杂质浓度为从右到左降低的线性分布。
3.根据权利要求1所述的一种LDMOS器件,其特征在于:所述P型变掺杂降场层中的P型杂质浓度为从左到右降低的高斯分布,所述的N型变掺杂区中的N型杂质浓度分布为从右到左降低的高斯分布。
4.根据权利要求1所述的一种LDMOS器件,其特征在于:所述栅极的材料为SiO2、Si3N4、Al2O3、TiO2、Y2O3、La2O3、Ta2O5、HfO2或PZT中的任意一种。
5.根据权利要求1所述的一种LDMOS器件,其特征在于:所述外延层的材料为硅、碳化硅、砷化镓、氮化镓、氧化镓或锗硅中的任意一种。
6.一种制备权利要求1-5中任意一项所述LDMOS器件的方法,其特征在于:包括以下步骤:
刻蚀外延层形成沟槽;
在沟槽内淀积介质材料;
形成PN变掺杂降场层,具体包括:步骤一、利用窗口离子注入法在整个外延层顶部注入III族元素,掺杂浓度从左至右逐渐降低;步骤二、利用窗口离子注入法在整个外延层顶部注入V族元素,掺杂浓度从左至右逐渐升高;
形成P型半导体体区和半导体源区;
形成N型半导体漏区和半导体接触区;
制作金属槽栅;
制作源极和漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京邮电大学;南京邮电大学南通研究院有限公司,未经南京邮电大学;南京邮电大学南通研究院有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910366995.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类