[发明专利]包含二维半导电性材料的纳米片场效晶体管

说明书

本发明涉及包含二维半导电性材料的纳米片场效晶体管，其揭示用于场效晶体管的结构、以及形成用于场效晶体管的结构的方法。多个沟道层是设置于层堆叠中，并且源极/漏极区与该多个沟道层连接。栅极结构包括多个区段，所述区段分别围绕该多个沟道层。该多个沟道层含有二维半导电性材料。

技术领域

本发明是关于半导体装置制作及集成电路，并且更具体而言，是关于用于场效晶体管的结构、以及形成用于场效晶体管的结构的方法。

背景技术

用于场效晶体管的装置结构大体上包括源极、漏极及栅极电极，其是组配成用来切换设置于源极与漏极之间的半导体本体中形成的沟道中的载子流动。平面型场效晶体管的半导体本体及沟道是设置于基材的顶端表面下方，该顶端表面上支撑栅极电极。当向栅极电极施加超过指定阈值电压的控制电压时，沟道中的载子流动产生装置输出电流。

已将纳米片场效晶体管开发为一种类型的非平面型场效晶体管，其可允许另外增大集成电路中的堆积密度。纳米片场效晶体管的本体包括设置于层堆叠中的多个纳米片沟道层。纳米片沟道层最初是设置在具有牺牲层的层堆叠中，所述牺牲层含有可对构成纳米片沟道层的材料(例如：硅)予以选择性蚀刻的材料(例如：硅锗)。将牺牲层蚀刻并移除，以便释放纳米片沟道层，并且为栅极堆叠的形成提供空间。栅极堆叠的区段可将环绕式栅极配置中个别纳米片沟道层的所有侧边围绕。

纳米片场效晶体管在比例缩放方面可能遭遇困难，因为薄化硅纳米片沟道层可达到量子局限效应降低效能的厚度。另外，短沟道效应可能限制继续缩小栅极长度的能力。如此，对具有硅纳米片沟道层的纳米片场效晶体管限制静电控制可能限制比例缩放。

发明内容

在本发明的具体实施例中，提供一种用于场效晶体管的结构。该结构包括设置于层堆叠中的多个沟道层、与该多个沟道层连接的源极/漏极区、以及包括多个区段的栅极结构，所述区段分别围绕该多个沟道层。该多个沟道层是由二维半导电性材料所构成。

在本发明的具体实施例中，提供一种用于形成场效晶体管的方法。该方法包括形成设置于层堆叠中的多个纳米片沟道层、以及形成包括多个区段的栅极结构，所述区段分别围绕该多个纳米片沟道层。在形成该栅极结构之后，移除该多个纳米片沟道层，以在该栅极结构的该多个区段之间形成多个空间。该方法也包括在介于该栅极结构的该多个区段之间的该多个空间中沉积二维半导电性材料，以形成多个取代沟道层。

附图说明

附图乃合并于并且构成本说明书的一部分，绘示本发明的各项具体实施例，并且连同上文的一般性说明、及下文的详细说明，作用在于阐释本发明的具体实施例。

图1根据本发明的具体实施例，是一种装置结构在处理方法的初始制作阶段时的俯视图。

图2是大体上沿着图1所示线条2-2取看的截面图。

图2A是大体上沿着图1所示线条2A-2A取看的截面图。

图3至图11是该装置结构在继图2后的处理方法的接续制作阶段时的截面图。

图6A是图6的一部分的放大图。

图9A是图9的一部分的放大图。

图9B根据本发明的替代具体实施例，是与通过处理方法制作的装置结构的图9A类似的放大图。

图9C根据本发明的替代具体实施例，是与通过处理方法制作的装置结构的图9A类似的放大图。

附图标记说明

10 纳米片沟道层

12 牺牲层

14 基材

16 图型化层堆叠

18 介电层