[发明专利]芯片贴装膜在审
| 申请号： | 201910348087.4 | 申请日： | 2019-04-28 |
| 公开（公告）号： | CN110473793A | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 冈村卓;中村胜;淀良彰 | 申请（专利权）人： | 株式会社迪思科 |
| 主分类号： | H01L21/56 | 分类号： | H01L21/56 |
| 代理公司： | 11127 北京三友知识产权代理有限公司 | 代理人： | 乔婉;于靖帅<国际申请>=<国际公布>= |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片贴装 器件芯片 改质层 被固定部件 被加工物 断裂起点 晶片分割 一体地 点状 成型 分割 加工 | ||
【权利要求书】：
1.一种芯片贴装膜，其特征在于，
该芯片贴装膜在内部形成有作为断裂起点的改质层。
2.根据权利要求1所述的芯片贴装膜，其特征在于，
该改质层形成为点状。
3.根据权利要求1所述的芯片贴装膜，其特征在于，
该芯片贴装膜的形状与作为粘贴对象的被加工物相同，
中央部的该改质层比外周部的该改质层多。
4.根据权利要求1所述的芯片贴装膜，其特征在于，
该芯片贴装膜具有：
第1改质层，其作为该改质层而形成于在该芯片贴装膜的正面露出的位置；以及
第2改质层，其作为该改质层而形成于在该芯片贴装膜的背面露出的位置，
该第1改质层和该第2改质层交替形成。
5.根据权利要求1或2所述的芯片贴装膜，其特征在于，
该芯片贴装膜层叠在扩展带上而与该扩展带一体地成型。
6.根据权利要求1或2所述的芯片贴装膜，其特征在于，
该芯片贴装膜卷绕成卷状。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社迪思科，未经株式会社迪思科许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910348087.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
