[发明专利]半导体器件及其制作方法

说明书

本申请实施例提供一种半导体器件及其制作方法，其中，基于P型半导体层的表面并结合原位生长的方式在该半导体器件中的栅极与P型半导体层之间制作形成N型半导体层，使得P型半导体层与N型半导体层可共同构成反向偏置的n/p结，从而大幅降低栅极漏电流，提高半导体器件的可靠性。

技术领域

本申请涉及微电子技术领域，具体而言，涉及一种半导体器件及其制作方法。

背景技术

在现有的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件中，如氮化镓(GaN)器件等，由于沟通层和势垒层之间存在二维电子气，使得氮化镓器件处于常开状态，对此，为了实现氮化镓器件的常闭性，需要使得氮化镓器件中的栅极只有存在正向偏压时导通。

发明内容

有鉴于此，本申请提供了一种半导体器件及其制作方法，具体如下。

一方面，本申请较佳实施例提供一种半导体器件，包括异质结构以及与该异质结构连接的源极、漏极和栅极，所述异质结构包括：

基底；

基于所述基底制作形成的沟道层；

基于所述沟道层远离所述基底一侧制作形成的势垒层；

基于所述势垒层远离所述沟道层的一侧制作形成的P型半导体层；

基于所述P型半导体层远离所述势垒层的表面通过原位生长形成的N型半导体层；

其中，所述源极和所述漏极为基于所述沟道层制作形成的，且位于所述势垒层的相对两端，所述栅极制作于所述N型半导体层上方并与该N型半导体层接触。

在本申请实施例的选择中，所述N型半导体层上开设有通孔，所述栅极通过所述通孔与所述P型半导体层接触。

在本申请实施例的选择中，所述N型半导体层中掺杂有浓度为1e¹⁷～1e¹⁹cm^-3的硅杂质，且所述N型半导体层的厚度为10nm～200nm。

在本申请实施例的选择中，所述异质结构还包括基于所述N型半导体层远离所述P型半导体层的表面通过原位生长形成的低温半导体帽层；或者，

基于所述P型半导体层靠近所述N型半导体层的表面并通过原位生长形成的低温半导体帽层。

在本申请实施例的选择中，所述低温半导体帽层的形成温度为450℃～600℃。

在本申请实施例的选择中所述低温半导体帽层的厚度为2nm～50nm。

在本申请实施例的选择中所述基底包括衬底，以及基于该衬底制作形成的缓冲层，该缓冲层位于所述衬底和所述沟道层之间。

另一方面，本申请实施例还提供一种半导体器件的制作方法，所述制作方法包括：

提供一基底；

基于所述基底制作形成沟道层；

在所述沟道层的一侧制作形成源极、漏极以及势垒层，所述源极和所述漏极分别位于所述势垒层的两端；

在所述势垒层远离所述沟道层的一侧制作形成P型半导体层；

在所述P型半导体层远离所述势垒层的表面通过原位生长形成N型半导体层；

在所述N型半导体层远离所述P型半导体层的表面制作形成栅极。

在本申请实施例的选择中，在所述N型半导体层远离所述P型半导体层的一侧制作形成栅极的步骤之前，所述制作方法还包括：