[发明专利]一维排列双面错嵌式三维探测器及其制备方法、阵列

权利要求书

1.一维排列双面错嵌式三维探测器，其特征在于，包括第一沟槽电极(2)、第二沟槽电极(5)和第三半导体基体(7)，第一沟槽电极(2)刻蚀在第三半导体基体(7)上表面，第二沟槽电极(5)刻蚀在第三半导体基体(7)下表面；第一沟槽电极(2)内嵌有第一中央电极(3)，第一中央电极(3)和第一沟槽电极(2)之间填充有第一半导体基体(1)；第二沟槽电极(5)内嵌有第二中央电极(6)，第二沟槽电极(5)和第二中央电极(6)之间填充有第二半导体基体(4)；第一沟槽电极(2)和第二沟槽电极(5)的外长均为2R_X，第二沟槽电极(5)位于第一沟槽电极(2)下方，第二沟槽电极(5)上表面与第一沟槽电极(2)下表面垂直相距d3，第一中央电极(3)中心与第二中央电极(6)中心水平相距Rx。

2.根据权利要求1所述的一维排列双面错嵌式三维探测器，其特征在于，所述第一沟槽电极(2)和第二沟槽电极(5)规格相同，且两者均为内部中空的柱体结构；

所述第一沟槽电极(2)、第二沟槽电极(5)的外长和外宽相等；

所述第一中央电极(3)和第二中央电极(6)规格相同；

所述第三半导体基体(7)的高度为第一沟槽电极(2)的高度、第二沟槽电极(5)的高度与两者间的垂直距离d3之和。

3.根据权利要求1或2所述的一维排列双面错嵌式三维探测器，其特征在于，所述第一沟槽电极(2)和第二沟槽电极(5)的垂直距离d3满足d3＝r1＝r2，r1为第一沟槽电极(2)与第一中央电极(3)的电极间距，r2为第二沟槽电极(5)与第二中央电极(6)的电极间距；

所述第一中央电极(3)位于第一沟槽电极(2)中心，所述第二中央电极(6)位于第二沟槽电极(5)中心。

4.根据权利要求3所述的一维排列双面错嵌式三维探测器，其特征在于，所述第一中央电极(3)和第二中央电极(6)均为n型重掺杂半导体基体；

所述第一沟槽电极(2)和第二沟槽电极(5)均为p型重掺杂半导体基体；

所述第一半导体基体(1)、第二半导体基体(4)和第三半导体基体(7)均为p型轻掺杂半导体基体或n型轻掺杂半导体基体。

5.根据权利要求3所述的一维排列双面错嵌式三维探测器，其特征在于，所述第一中央电极(3)和第二中央电极(6)均为p型重掺杂半导体基体；

所述第一沟槽电极(2)和第二沟槽电极(5)均为n型重掺杂半导体基体；

所述第一半导体基体(1)、第二半导体基体(4)和第三半导体基体(7)均为p型轻掺杂半导体基体或n型轻掺杂半导体基体；

所述n型半导体基体、p型半导体基体、n型重掺杂半导体基体和p型重掺杂半导体基体均是材质为Si的半导体基体。

6.根据权利要求1、2、4或5所述的一维排列双面错嵌式三维探测器，其特征在于，所述第一半导体基体(1)、第二半导体基体(4)和第三半导体基体(7)的掺杂浓度为1×10¹²cm^-3；

所述第一沟槽电极(2)和第二沟槽电极(5)的掺杂浓度为1×10¹⁸cm^-3～5×10¹⁹cm^-3；

所述第一中央电极(3)和第二中央电极(6)的掺杂浓度为1×10¹⁸cm^-3～5×10¹⁹cm^-3；

所述n型半导体基体、p型半导体基体、n型重掺杂半导体基体和p型重掺杂半导体基体还可替换为材质为Ge、HgI₂、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI₂或AlSb中的任意一种的半导体基体。

7.一种应用权利要求2、4或5所述的一维排列双面错嵌式三维探测器并排排列组成的一维排列双面错嵌式三维探测器阵列。