[发明专利]半导体存储器装置

说明书

提供了一种半导体存储器装置，所述半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，包括位于基底的单元阵列区域和接触区域上的多个栅电极；多个单元垂直沟道结构，穿过堆叠结构在单元阵列区域上延伸；以及接触结构，在基底的顶表面上设置在堆叠结构旁边，并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。

本申请要求于2018年4月24日在韩国知识产权局提交的第10-2018-0047364号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

发明构思涉及一种半导体存储器装置，更具体地，涉及一种三维半导体存储器装置。

背景技术

需要具有高性能且制造成本低的半导体装置。在这方面，半导体装置的集成度是决定产品价格的重要因素。因此，特别是越来越多地寻求高度集成的半导体器件。典型的二维或平面半导体存储器装置的集成密度主要由通过精细图案构成的单位存储器单元所占据的面积决定。因此，典型的二维或平面半导体存储器装置可以集成的程度受到形成精细图案的技术水平的极大影响。然而，需要极其昂贵的处理设备来形成图案精细度，因此设备成本对提高二维或平面半导体存储器器件的集成密度设置了实际限制。因此，已经提出了具有三维布置的存储器单元的三维半导体存储器装置。

发明内容

根据发明构思的一些示例，半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，位于基底的单元阵列区域和接触区域上并且包括多个栅电极；多个单元垂直沟道结构，位于基底的单元阵列区域上并穿过堆叠结构延伸；以及接触结构，在基底的顶表面上设置在堆叠结构旁边，并且沿着从单元阵列区域延伸到接触区域上的线设置在基底的单元阵列区域和接触区域两者上。接触结构在单元阵列区域上具有第一高度，并且在接触区域上具有第二高度，第一高度与第二高度不同。

此外，根据发明构思的一些示例，半导体存储器装置可以包括：基底，具有单元阵列区域和接触区域；堆叠结构，位于基底的单元阵列区域和接触区域上，并且包括多个栅电极；接触结构，在基底的顶表面上设置在堆叠结构旁边并且沿着从单元阵列区域延伸到接触区域上的线设置在基底的单元阵列区域和接触区域两者上；多个单元接触插塞，位于设置在基底的接触区域上的栅电极的端部上。单元接触插塞中的一个的顶表面与接触结构的位于单元阵列区域上的顶表面的水平处于相同水平处或者处于比接触结构的位于单元阵列区域上的顶表面的水平低的水平处。

此外，根据发明构思的一些示例，半导体存储器装置包括：基底，具有单元阵列区域和接触区域；堆叠结构，位于基底的单元阵列区域和接触区域上，并且包括多个栅电极；多个单元垂直沟道结构，在基底的单元阵列区域上穿过堆叠结构延伸；接触结构，在基底的顶表面上设置在堆叠结构的旁边，并且沿着从单元阵列区域延伸到接触区域上的线设置在基底的单元阵列区域和接触区域两者上；以及层间介电结构，覆盖接触结构的顶表面。层间介电结构在单元阵列区域上具有第一厚度并且在接触区域上具有第二厚度，层间介电结构的第一厚度与层间介电结构的第二厚度不同。