[发明专利]半导体存储器

说明书

发明提供半导体存储器，具备：基板；第1构件，在第1方向延伸并包括第1半导体层；第1布线，在第2方向延伸；第2布线，在第2方向延伸并在第3方向与第1布线相邻；第1存储单元，在第1布线与第1构件间存储信息；第2存储单元，在第2布线与第1构件间存储信息；第2构件，在第1方向延伸，在第1方向设置在第1构件上方并包括第2半导体层；第3布线，在第1方向设置在第1布线上方并在第2方向延伸；第4布线，在第2方向延伸并在第3方向与第3布线相邻；第3存储单元，在第3布线与第2构件间存储信息；第4存储单元，在第4布线与第2构件间存储信息；第3半导体层，设置在第1构件与第2构件间，并与第1半导体层和第2半导体层连续。

本申请享有以日本专利申请2018-176308号(申请日：2018年9月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式主要涉及半导体存储器。

背景技术

具有三维结构的半导体存储器的研究及开发正在不断开展。

发明内容

实施方式提供能够提高特性的半导体存储器。

实施方式的半导体存储器具备：基板；第1构件，在相对于所述基板的表面垂直的第1方向上延伸，并包括第1半导体层；第1布线，在与所述基板的表面平行的第2方向上延伸；第2布线，在所述第2方向上延伸，并在与所述第1方向和所述第2方向交叉且相对于所述基板的表面平行的第3方向上与所述第1布线相邻；第1存储单元，在所述第1布线与所述第1构件之间存储信息；第2存储单元，在所述第2布线与所述第1构件之间存储信息；第2构件，在所述第1方向上延伸，在所述第1方向上设置在所述第1构件上方，并包括第2半导体层；第3布线，在所述第1方向上设置在所述第1布线上方，并在所述第2方向上延伸；第4布线，在所述第2方向上延伸，并在所述第3方向上与所述第3布线相邻；第3存储单元，在所述第3布线与所述第2构件之间存储信息；第4存储单元，在所述第4布线与所述第2构件之间存储信息；以及第3半导体层，设置在所述第1构件与所述第2构件之间，并与所述第1半导体层和所述第2半导体层连续。

附图说明

图1是示出第1实施方式的半导体存储器的整体构成的一例的图。

图2是示出第1实施方式的半导体存储器的存储单元阵列的构成例的图。

图3是示出第1实施方式的半导体存储器的存储单元阵列的构成例的鸟瞰图。

图4是示出第1实施方式的半导体存储器的存储单元阵列的构成例的俯视图。

图5是示出第1实施方式的半导体存储器的存储单元阵列的构成例的剖视图。

图6(a)及(b)是示出第1实施方式的半导体存储器的存储单元阵列的构成例的图。

图7～21是示出第1实施方式的半导体存储器的制造工序的1个工序的图。

图22是示出第2实施方式的半导体存储器的结构例的图。

图23～30是示出第2实施方式的半导体存储器的制造工序的1个工序的图。

图31是示出第3实施方式的半导体存储器的结构例的图。

图32～47是示出第3实施方式的半导体存储器的制造工序的1个工序的图。

具体实施方式

参照图1～47，对实施方式的电阻变化型存储器进行说明。

以下，参照附图详细说明本实施方式。在以下的说明中，对具有相同功能及构成的要素标注相同的附图标记。