[发明专利]半导体存储装置

说明书

实施方式的半导体存储装置具备：多个存储单元阵列，分别具有矩阵状配置的多个存储单元；多个字线，与多个存储单元阵列各自的多个行分别连接；多个位线，与多个存储单元阵列各自的多个列分别连接；多个行选择电路，与多个存储单元阵列分别对应地设置，且与多个字线连接；及多个列选择电路，与多个存储单元阵列分别对应地设置，且与多个位线连接。在接收到同一行地址的情形时，多个行选择电路以被选择的存储单元到行选择电路为止的字线长度不同的方式，进行字线的选择操作，在接收到同一列地址的情形时，多个列选择电路以被选择的存储单元到列选择电路为止的位线长度不同的方式，进行位线的选择操作。

[相关申请案]

本申请案享有以日本专利申请2018-220588号(申请日：2018年11月26日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式综合而言涉及一种半导体存储装置。

背景技术

作为半导体存储装置的种类之一，已知有阻变型存储器。而且，作为阻变型存储器的种类之一，已知有MRAM(magnetoresistive random access memory，磁阻式随机存取存储器)。MRAM是存储信息的存储单元中使用具备磁阻效应(magnetoresistive effect)的磁阻效应元件的存储设备。

发明内容

实施方式提供一种能够降低最大耗电量的半导体存储装置。

实施方式的半导体存储装置具备：多个存储单元阵列，分别具有矩阵状配置的多个存储单元；多个字线，与多个存储单元阵列各自的多个行分别连接；多个位线，与多个存储单元阵列各自的多个列分别连接；多个行选择电路，与多个存储单元阵列分别对应地设置，且与多个字线连接；及多个列选择电路，与多个存储单元阵列分别对应地设置，且与多个位线连接。在接收到同一行地址的情形时，多个行选择电路以被选择的存储单元到行选择电路为止的字线长度不同的方式，进行字线的选择操作，在接收到同一列地址的情形时，多个列选择电路以被选择的存储单元到列选择电路为止的位线长度不同的方式，进行位线的选择操作。

附图说明

图1是第1实施方式的半导体存储装置的框图。

图2是图1所示的存储单位的框图。

图3是图2所示的存储单元阵列、行选择电路、及列选择电路的电路图。

图4是图3所示的存储单元阵列的电路图。

图5是存储单元阵列的局部区域的剖视图。

图6是磁阻效应元件的剖视图。

图7是对选择近区单元的情形时的耗电量进行说明的图。

图8是对选择远区单元的情形时的耗电量进行说明的图。

图9是对排组的选择操作进行说明的图。

图10A～D是对实施例1-1的存储单位的选择操作进行说明的图。

图11A～D是对实施例1-2的存储单位的选择操作进行说明的图。

图12A～D是对实施例1-3的存储单位的选择操作进行说明的图。

图13是说明第2实施方式的排组构成的图。

图14A～D是对实施例2-1的存储单位的选择操作进行说明的图。

图15A～D是对实施例2-2的存储单位的选择操作进行说明的图。

图16是说明第3实施方式的排组构成的图。

图17A～D是对第3实施方式的存储单位的选择操作进行说明的图。