[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

多个存储单元阵列，分别具有矩阵状配置的多个存储单元；

多个字线，与所述多个存储单元阵列各自的多个行分别连接；

多个位线，与所述多个存储单元阵列各自的多个列分别连接；

多个行选择电路，与所述多个存储单元阵列分别对应地设置，且与所述多个字线连接；及

多个列选择电路，与所述多个存储单元阵列分别对应地设置，且与所述多个位线连接；

在接收到同一行地址的情形时，所述多个行选择电路以从被选择的存储单元到行选择电路为止的字线长度不同的方式，进行字线的选择操作，

在接收到同一列地址的情形时，所述多个列选择电路以从被选择的存储单元到列选择电路为止的位线长度不同的方式，进行位线的选择操作。

2.根据权利要求1所述的半导体存储装置，其中所述多个行选择电路及所述多个列选择电路从所述多个存储单元阵列中分别选择多个第1存储单元，

所述多个第1存储单元在阵列内的位置不同。

3.根据权利要求1所述的半导体存储装置，其中在接收到同一行地址的情形时，所述多个行选择电路中相邻的行选择电路选择相邻的字线，

在接收到同一列地址的情形时，所述多个列选择电路中相邻的列选择电路选择相邻的位线。

4.根据权利要求1所述的半导体存储装置，其中所述多个存储单元阵列包含第1及第2存储单元阵列，

所述多个行选择电路包含与所述第1及第2存储单元阵列分别对应地设置的第1及第2行选择电路，

所述多个列选择电路包含与所述第1及第2存储单元阵列分别对应地设置的第1及第2列选择电路，且

所述第1行选择电路及所述第1列选择电路选择所述字线长度及所述位线长度最短的存储单元，

所述第2行选择电路及所述第2列选择电路选择所述字线长度及所述位线长度最长的存储单元。

5.根据权利要求1所述的半导体存储装置，其中所述多个行选择电路分别相对于所述多个存储单元阵列配置在相同侧，

所述多个列选择电路分别相对于所述多个存储单元阵列配置在相同侧。

6.根据权利要求1所述的半导体存储装置，其中所述多个存储单元阵列包含第1及第2存储单元阵列，

所述多个行选择电路包含与所述第1及第2存储单元阵列分别对应地设置的第1及第2行选择电路，

所述多个列选择电路包含与所述第1及第2存储单元阵列分别对应地设置的第1及第2列选择电路，且

所述第1行选择电路与所述第2行选择电路配置在互不相同之侧，

所述第1列选择电路与所述第2列选择电路配置在互不相同之侧。

7.根据权利要求6所述的半导体存储装置，其中所述第1行选择电路及所述第1列选择电路从所述第1存储单元阵列中选择第1存储单元，

所述第2行选择电路及所述第2列选择电路从所述第2存储单元阵列中选择第2存储单元，

所述第1存储单元与所述第2存储单元在阵列内的位置相同。

8.根据权利要求1所述的半导体存储装置，其更具备将来自外部的地址解码，产生行地址及列地址的解码电路。

9.根据权利要求1所述的半导体存储装置，其中所述存储单元具备存储元件、及与所述存储元件连接的选择元件。

10.根据权利要求9所述的半导体存储装置，其中所述存储元件是可变电阻元件。

11.根据权利要求9所述的半导体存储装置，其中所述存储元件是磁阻效应元件。