[发明专利]编程效率增强的一次性可编程存储器件及其制造方法在审

专利信息
申请号: 201910111476.5 申请日: 2019-02-12
公开(公告)号: CN110190060A 公开(公告)日: 2019-08-30
发明(设计)人: 崔光一 申请(专利权)人: 爱思开海力士系统集成电路有限公司
主分类号: H01L27/11524 分类号: H01L27/11524;H01L27/11529;H01L27/11531
代理公司: 北京弘权知识产权代理事务所(普通合伙) 11363 代理人: 许伟群;郭放
地址: 韩国忠*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟道区 存储晶体管 浮置栅极 结区 一次性可编程存储器件 选择晶体管 编程效率 多个单位 重叠区域 源极区 沟道 选择栅极结构 一次性可编程 串联耦接 存储器件 单位单元 交叉点处 漏极区 位线 字线 制造 申请
【权利要求书】:

1.一种一次性可编程OTP存储器件,包括多个单位单元,所述多个单位单元分别位于分别设置在多个行中的字线与分别设置在多个列中的位线的交叉点处,其中,所述多个单位单元中的每一个单位单元包括:

选择晶体管,其包括通过第一沟道区将彼此分开的漏极区和公共结区,以及设置在所述第一沟道区之上的选择栅极结构;以及

存储晶体管,其包括通过第二沟道区将彼此分开的源极区和公共结区,以及设置在所述第二沟道区之上的浮置栅极结构,

其中,所述漏极区耦接到所述位线中的任何一个位线,

其中,所述源极区耦接到公共源极线,以及

其中,所述源极区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度小于所述公共结区和所述浮置栅极结构之间的重叠区域在所述存储晶体管的沟道长度方向上的长度。

2.根据权利要求1所述的OTP存储器件,其中,所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构。

3.根据权利要求1所述的OTP存储器件,其中,所述漏极区和所述公共结区包括P型杂质浓度,所述P型杂质浓度高于所述源极区的P型杂质浓度。

4.根据权利要求3所述的OTP存储器件,还包括N型阱区,所述N型阱区包围所述漏极区、所述公共结区和所述源极区所有的底表面和侧表面。

5.根据权利要求1所述的OTP存储器件,其中,所述公共结区和所述源极区中的每一个包括单结结构。

6.根据权利要求1所述的OTP存储器件,其中,所述源极区的结深度小于所述公共结区的结深度。

7.根据权利要求1所述的OTP存储器件,

其中,所述选择栅极结构包括设置在所述第一沟道区之上的第一栅极绝缘层和设置在所述第一栅极绝缘层之上并耦接到所述字线中的一个字线的选择栅极电极;以及

其中,所述浮置栅极结构包括设置在所述第二沟道区之上的第二栅极绝缘层和设置在所述第二栅极绝缘层之上的浮置栅极。

8.根据权利要求7所述的OTP存储器件,

其中,所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构;以及

其中,如果所述字线中的一个字线和所述公共源极线被接地并且正编程电压被施加至所述位线中的一个位线,则所述OTP存储器件执行从所述多个单位单元中选中的一个单位单元的编程操作。

9.根据权利要求7所述的OTP存储器件,

其中,所述选择晶体管和所述存储晶体管包括P沟道MOS晶体管结构;以及

其中,如果所述字线中的一个字线和所述公共源极线被接地并且正读取电压被施加至所述位线中的一个位线,则所述OTP存储器件执行从所述多个单位单元中选中的一个单位单元的读取操作。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士系统集成电路有限公司,未经爱思开海力士系统集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910111476.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top