[发明专利]半导体存储装置及其制造方法有效

专利信息
申请号: 201910093561.3 申请日: 2019-01-30
公开(公告)号: CN110620116B 公开(公告)日: 2023-04-07
发明(设计)人: 渡边优太;美浓明良;园田真久;清水敬 申请(专利权)人: 铠侠股份有限公司
主分类号: H10B43/27 分类号: H10B43/27;H10B43/30
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 杨林勳
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 存储 装置 及其 制造 方法
【权利要求书】:

1.一种半导体存储装置,具有:

半导体基板;

叠层体,由多个电极层沿垂直于所述半导体基板的第1方向叠层在所述半导体基板上而形成;

第1绝缘体,沿与所述第1方向正交的第2方向将所述叠层体分断,平行于所述半导体基板,且沿与所述第2方向正交的第3方向延伸;

接触部,在利用所述第1绝缘体连续地包围所述叠层体的一部分而成的第1区域内,沿所述第1方向贯通所述叠层体;及

存储部,于在所述第3方向上与所述第1区域邻接的第2区域内,沿所述第1方向贯通所述叠层体及所述第1绝缘体;

所述第1区域的所述第2方向上的第1宽度大于所述第2区域内的由所述第1绝缘体分断的所述电极层的所述第2方向上的第2宽度。

2.根据权利要求1所述的半导体存储装置,其中

还具有设于所述半导体基板与所述叠层体之间的导电层,

所述接触部的下端与所述导电层连接。

3.根据权利要求1或2所述的半导体存储装置,其中

多个所述接触部设在一个所述第1区域内。

4.根据权利要求1或2所述的半导体存储装置,其中

具有多个所述第1区域,多个所述接触部逐个地设在所述第1区域内。

5.根据权利要求4所述的半导体存储装置,其中

由所述多个接触部沿所述第3方向等间隔地排列而成的行设有多个,在所述第2方向上彼此相邻的各行之间以所述接触部的中心间距的一半而错开。

6.根据权利要求1或2所述的半导体存储装置,其中

在所述第1区域内,还具有沿所述第3方向局部地将所述叠层体分断的第2绝缘体。

7.根据权利要求6所述的半导体存储装置,其中

所述接触部贯通所述第2绝缘体。

8.一种半导体存储装置的制造方法,包含如下步骤:

在半导体基板上,形成由多个膜沿垂直于所述半导体基板的第1方向叠层而成的叠层体;

形成第1狭缝,该第1狭缝沿与所述第1方向正交的第2方向将所述叠层体分断,平行于所述半导体基板,且沿与所述第2方向正交的第3方向延伸;

将第1绝缘体填埋于所述第1狭缝;

在利用所述第1绝缘体连续地包围所述叠层体的一部分而成的第1区域内,形成沿所述第1方向贯通所述叠层体的第1孔;

在所述第1孔内形成接触部;

于在所述第3方向上与所述第1区域邻接的第2区域内,形成沿所述第1方向贯通所述叠层体及所述第1绝缘体的第2孔;及

在所述第2孔内形成存储部;

以所述第1区域的所述第2方向上的第1宽度大于所述第2区域内的所述叠层体的所述第2方向上的第2宽度的方式形成所述第1狭缝。

9.根据权利要求8所述的半导体存储装置的制造方法,其中

以形成多个所述第1区域的方式利用所述第1狭缝将所述叠层体分断,并在所述多个第1区域内分别形成多个所述接触部。

10.根据权利要求8所述的半导体存储装置的制造方法,其中

在所述第1区域内,形成沿所述第2方向将所述叠层体分断的第2狭缝,

将第2绝缘体填埋于所述第2狭缝。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910093561.3/1.html,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top