[发明专利]半导体存储器件、存储系统及操作半导体存储器件的方法

说明书

提供了半导体存储器件、存储系统及操作半导体存储器件的方法。所述半导体存储器件包括：存储单元阵列，包括多个动态存储单元；ECC引擎，被配置为对来自存储单元阵列的读取数据中的至少一个错误进行纠正；以及测试电路，被配置为在半导体存储器件的测试模式下，通过将测试模式数据写入存储单元阵列中并通过从存储单元阵列读取与测试模式数据对应的测试结果数据，来对存储单元阵列执行测试。测试电路被配置为：在测试模式下，当测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到半导体存储器件的外部，第三数目是通过将第一数目减去第二数目获得的。第二数目对应于ECC引擎能够纠正的错误位的数目。

相关申请的交叉引用

本申请要求2018年9月25日在美国专利局提交的美国专利No.16/140673的优先权，该申请的全部内容通过引用整体并入本文。

技术领域

示例实施例涉及半导体存储器件、存储系统及操作半导体存储器件的方法。

背景技术

半导体存储器件可以分为诸如闪存器件的非易失性存储器件和诸如动态随机存取存储器(DRAM)的易失性存储器件。DRAM的高速操作和低成本使得DRAM可以用于系统存储器。

发明内容

一些示例实施例可以提供能够减少测试时间的开销并提高测试准确度的半导体存储器件。

一些示例实施例可以提供能够减少测试时间的开销并提高测试准确度的存储系统。

一些示例实施例可以提供能够减少测试时间的开销并提高测试准确度的操作半导体存储器件的方法。

根据一些示例实施例，一种半导体存储器件包括：存储单元阵列，包括多个动态存储单元；纠错码(ECC)引擎，被配置为对来自所述存储单元阵列的读取数据中的至少一个错误进行纠正；以及测试电路，被配置为在所述半导体存储器件的测试模式下，通过将测试模式数据写入所述存储单元阵列中并通过从所述存储单元阵列读取与所述测试模式数据对应的测试结果数据，来对所述存储单元阵列执行测试。所述测试电路被配置为：在所述测试模式下，当所述测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到所述半导体存储器件的外部，所述第三数目是通过将所述第一数目减去第二数目获得的，其中，所述第二数目对应于所述ECC引擎能够纠正的错误位的数目。

根据一些示例实施例，一种存储系统包括：半导体存储器件，所述半导体存储器件包括存储单元阵列、纠错码(ECC)引擎和测试电路；以及测试装置，所述测试电路被配置为，在所述半导体存储器件的测试模式下：对所述存储单元阵列执行第一测试以生成第一测试结果，将所述第一测试结果所指示的至少一个错误位的第一数目减去第二数目以产生第一结果信号，选择性地将所述第一结果信号记录在所述第一故障地址存储器中，对所述存储单元阵列执行第二测试以生成第二测试结果，将所述第二测试结果所指示的错误位的数目减去所述第二数目以产生第二结果信号，并且将所述第二结果信号记录在所述第二故障地址存储器中，所述测试电路被配置为基于来自所述测试装置的测试模式数据来执行所述第一测试和所述第二测试。所述第二数目对应于所述ECC引擎能够纠正的错误位的数目。