“柳睿信”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]错误检测码生成电路以及包括其的存储器控制器-CN201711248279.5有效
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2023-06-13 - 主分类号： H03M13/09 文献下载
摘要：一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
错误检测生成电路以及包括存储器控制器

[发明专利]错误检测码生成电路以及包括其的存储器系统-CN202211678436.7在审
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2023-04-18 - 主分类号： H03M13/09 文献下载
摘要：一种执行错误检测操作的存储器系统，包括：半导体存储器设备以及存储器控制器，其被配置为：将第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位发送到半导体存储器设备；基于第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位，生成最终错误检测码位；从半导体存储器设备接收返回的错误检测码位，所述返回的错误检测码位包括在全码率模式期间的第一错误检测码位和第二错误检测码位以及在半码率模式期间的合并的错误检测码位；以及将最终错误检测码位和返回的错误检测码位进行比较，以确定由半导体接收的第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位是否包括错误。
错误检测生成电路以及包括存储器系统

[发明专利]半导体存储器装置的擦除控制器和半导体存储器装置-CN201711083163.0有效
发明人：车相彦;柳睿信 -专利权人：三星电子株式会社
申请日： 2017-11-07 - 公布日： 2023-04-18 - 主分类号： G11C16/16 文献下载
摘要：提供一种半导体存储器装置的擦除控制器和半导体存储器装置。一种半导体存储器装置的擦除控制器包括擦除地址产生器和弱码字地址产生器。擦除地址产生器在第一擦除模式下产生针对多个存储体阵列中的第一存储体阵列中的所有码字的擦除地址。擦除地址与正常擦除操作相关联，并响应于内部擦除信号和擦除命令而改变。弱码字地址产生器在第二擦除模式下产生针对第一存储体阵列中的弱码字的弱码字地址。弱码字地址与弱擦除操作相关联，并响应于内部擦除信号而产生。
半导体存储器装置擦除控制器

[发明专利]具有纠错的半导体存储器设备及操作其的方法-CN201710781368.X有效
发明人： 柳睿信;朴钟旭;姜鈗亨 -专利权人：三星电子株式会社
申请日： 2017-09-01 - 公布日： 2023-03-28 - 主分类号： G11C29/42 文献下载
摘要：一种操作包括存储器单元阵列和纠错码(ECC)引擎的半导体存储器设备的方法，其中存储器单元阵列包括多个存储器单元，并且ECC引擎被配置为对存储器单元阵列的数据执行纠错操作，该方法可以包括将映射信息存储在非易失性储存器中，所述映射信息指示当第一单位的存储器单元包括超出ECC引擎的纠错能力的许多故障单元时，用来与故障单元的一部分交换的正常单元的物理地址。可以基于逻辑地址访问存储器单元的第一单位的存储器单元。该方法可以包括基于映射信息选择性地对存储器单元阵列执行存储器操作。
具有纠错半导体存储器设备操作方法

[发明专利]错误检测码生成电路以及包括其的存储器控制器-CN202110263452.9有效
发明人：车相彦;柳睿信;金荣植;杜粹然 -专利权人：三星电子株式会社
申请日： 2017-12-01 - 公布日： 2023-01-13 - 主分类号： G06F11/10 文献下载
摘要：一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
错误检测生成电路以及包括存储器控制器

[发明专利]半导体存储器装置-CN202210035196.2在审
发明人：宋英杰;金成来;李起准;安成基;柳睿信;李硕汉 -专利权人：三星电子株式会社
申请日： 2022-01-13 - 公布日： 2022-12-20 - 主分类号： G11C29/42 文献下载
摘要：公开了一种半导体存储器装置。所述半导体存储器装置包括缓冲器裸片和多个存储器裸片。每个存储器裸片包括存储器单元阵列、纠错码(ECC)引擎和测试电路。存储器单元阵列包括多个存储器单元行，每个存储器单元行包括多个易失性存储器单元。测试电路在测试模式下生成测试校正子和指示测试校正子的错误状态的预期的解码状态标志，接收由ECC引擎基于测试校正子来生成的测试奇偶校验数据和指示测试奇偶校验数据的错误状态的解码状态标志，并且基于测试校正子与测试奇偶校验数据的比较以及预期的解码状态标志与解码状态标志的比较来确定ECC引擎是否具有缺陷。
半导体存储器装置

[发明专利]存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法-CN202111431156.1在审
发明人： 柳睿信;安成基;尹载允 -专利权人：三星电子株式会社
申请日： 2021-11-29 - 公布日： 2022-06-24 - 主分类号： G11C29/42 文献下载
摘要：提供了一种存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括设置在字线和位线的交叉处的多个存储单元；纠错电路，所述纠错电路被配置为从所述存储单元阵列读取数据并且纠正所读取的数据中的错误；以及错误检查和清理(ECS)电路，所述ECS电路被配置为对所述存储单元阵列执行清理操作，其中，所述ECS电路包括第一寄存器和第二寄存器，所述第一寄存器被配置为存储在所述清理操作中获得的错误地址，所述第二寄存器被配置为存储从外部设备接收的页面离线地址。
存储器件用于控制控制器包括存储系统以及操作方法

[发明专利]存储器模块、存储器系统和操作存储器系统的方法-CN201711096816.9有效
发明人：辛薰;车相彦;柳睿信;赵诚珍 -专利权人：三星电子株式会社
申请日： 2017-11-09 - 公布日： 2022-06-07 - 主分类号： G06F11/10 文献下载
摘要：存储器模块包括数据存储器和至少一个奇偶校验存储器。每个数据存储器包括具有第一存储区域和第二存储区域的第一存储单元阵列，其中，第一存储区域用于存储对应于多个突发长度的数据集，而第二存储区域用于存储用来执行与数据集相关联的错误检测/校正的第一奇偶校验位。至少一个奇偶校验存储器包括具有第一奇偶校验区域和第二奇偶校验区域的第二存储单元阵列，其中，第一奇偶校验区域用于存储与对应于存储在每个数据存储器中的所有数据集的用户数据集相关联的第三奇偶校验位，而第二奇偶校验区域用于存储用于与第三奇偶校验位相关联的错误检测/校正的第二奇偶校验位。
存储器模块系统操作方法

[发明专利]半导体存储器装置和包括半导体存储器装置的存储器系统-CN202111209052.6在审
发明人：安成基;柳睿信;孔骏镇;李恩爱;崔志显 -专利权人：三星电子株式会社
申请日： 2021-10-18 - 公布日： 2022-04-22 - 主分类号： G11C29/42 文献下载
摘要：一种半导体存储器装置包括存储器单元阵列、纠错码(ECC)电路以及控制ECC电路的控制逻辑电路。存储器单元阵列包括存储器单元以及正常单元区域和奇偶校验单元区域。在正常模式下，ECC电路接收主数据，对主数据执行ECC编码以生成奇偶校验数据，并且将主数据和奇偶校验数据存储在正常单元区域和奇偶校验单元区域中。在测试模式下，ECC电路接收包括至少一个错误比特的测试数据，将测试数据存储在正常单元区域和奇偶校验单元区域之一中，并且对主数据和奇偶校验数据之一以及测试数据执行ECC解码以将解码结果数据提供给外部装置。
半导体存储器装置包括系统

[发明专利]半导体存储设备和操作其的方法-CN201710281643.1有效
发明人：车相彦;郑会柱;柳睿信;赵诚珍 -专利权人：三星电子株式会社
申请日： 2017-04-26 - 公布日： 2022-03-01 - 主分类号： G11C29/42 文献下载
摘要：一种半导体存储设备包括存储单元阵列、控制逻辑电路以及纠错电路。控制逻辑电路通过对命令进行解码来生成控制信号。在半导体存储设备的写模式中，控制逻辑电路控制纠错电路从所选择的子页读取第一单元数据，并且在通过对第一单元数据执行纠错码解码来生成校验子数据时基于第一子单元数据和第二子单元数据之一以及将被写入到子页中的主数据来生成第一奇偶校验数据。当第一子单元数据包括至少一个错误位时，纠错电路基于与主数据相关联的数据掩码信号来有选择地修改第一奇偶校验数据。
半导体存储设备操作方法

[发明专利]存储器装置及读取数据的方法-CN202110401897.9在审
发明人：赵诚慧;李起准;金成来;金灿基;宋英杰;柳睿信;尹载允;李明奎 -专利权人：三星电子株式会社
申请日： 2021-04-14 - 公布日： 2022-02-25 - 主分类号： G06F11/10 文献下载
摘要：公开了存储器装置及读取数据的方法。从存储器中读取数据的方法包括：从存储器单元读取码字；当所述码字中的错误的数量小于可纠正错误的最大数量时，纠正所述错误；当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与同一子字线相对应时，纠正所述错误；并且当所述码字中的错误的数量等于所述可纠正错误的最大数量并且所述错误与不同的子字线相对应时，输出指示所述错误是不可纠正错误的信号。
存储器装置读取数据方法

[发明专利]半导体存储器装置和操作半导体存储器装置的方法-CN202110928358.0在审
发明人：金基兴;金贤起;金俊亨;朴晟喆;柳睿信 -专利权人：三星电子株式会社
申请日： 2021-08-13 - 公布日： 2022-02-22 - 主分类号： G11C11/406 文献下载
摘要：一种半导体存储器装置，包括：存储器单元阵列、纠错码(ECC)引擎、清理控制电路和控制逻辑电路。存储器单元阵列包括存储器单元行，存储器单元行中的每一个包括易失性存储器单元。清理控制电路基于用于刷新存储器单元行的刷新行地址生成用于以第一周期对存储器单元行执行正常清理操作的清理地址。控制逻辑电路控制ECC引擎和清理控制电路以在刷新操作内动态地对弱码字分配清理操作，使得以小于第一周期的第二周期执行动态分配清理(DAS)操作。在对存储器单元行中的至少一个的正常清理操作或正常读取操作期间在弱码字中的每一个中检测到错误比特。
半导体存储器装置操作方法

[发明专利]半导体存储器装置-CN202110249709.5在审
发明人： 柳睿信;金南昇;车相彦;尹载允;李起准 -专利权人：三星电子株式会社
申请日： 2021-03-08 - 公布日： 2021-10-12 - 主分类号： G11C29/42 文献下载
摘要：一种半导体存储器装置，包括：缓冲器晶片；堆叠在缓冲器晶片上的存储器晶片；以及硅通孔，存储器晶片中的至少一个包括：存储器单元阵列；错误校正码(ECC)引擎；错误信息寄存器；以及控制逻辑电路，其被配置为控制ECC引擎，以执行读修改写操作，其中，控制逻辑电路被配置为：基于产生信号和通过ECC码解码获得的第一校正子，在错误信息寄存器中记录与第一码字关联的第一地址；以及基于多个读修改写操作，基于在错误信息寄存器中记录的第一校正子的改变来确定第一码字的错误属性。
半导体存储器装置

[发明专利]半导体存储器装置和存储器系统-CN202010780870.0在审
发明人： 柳睿信;车相彦;赵诚慧;李起准;李明奎;权宁天;尹载允 -专利权人：三星电子株式会社
申请日： 2020-08-06 - 公布日： 2021-06-25 - 主分类号： G11C29/42 文献下载
摘要：公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和包括纠错码(ECC)引擎的接口电路。存储器单元阵列包括多个易失性存储器单元、正常单元区域和奇偶校验单元区域。在写入操作中，接口电路从外部装置接收主数据和第一奇偶校验数据，并且将主数据存储在正常单元区域中，将第一奇偶校验数据存储在奇偶校验单元区域中，第一奇偶校验数据基于第一ECC生成。在读取操作中，接口电路基于第一奇偶校验数据使用第二纠错码对主数据执行纠错码解码，以校正主数据中的第一类型的错误。第二纠错码具有与第一纠错码的奇偶校验矩阵相同的奇偶校验矩阵。
半导体存储器装置系统

[发明专利]半导体存储器件及其操作方法-CN201710371303.8有效
发明人： 柳睿信;车相彦;郑会柱;赵诚珍 -专利权人：三星电子株式会社
申请日： 2017-05-23 - 公布日： 2021-05-04 - 主分类号： G11C29/02 文献下载
摘要：提供了一种操作半导体存储器件的方法。在操作包括含有多个存储体阵列的存储器单元阵列在内的半导体存储器件的方法中，测试存储器单元阵列的第一区域中的存储器单元以检测第一区域中的一个或多个故障单元，确定与所检测到的一个或多个故障单元相对应的故障地址，并且将所确定的故障地址存储在存储器单元阵列中与第一区域不同的第二区域中。
半导体存储器件及其操作方法

1
2
下一页»
尾页
共 22 条