[发明专利]半导体存储器件、存储系统及操作半导体存储器件的方法

权利要求书

1.一种半导体存储器件，所述半导体存储器件包括：

存储单元阵列，包括多个动态存储单元；

纠错码引擎，被配置为对来自所述存储单元阵列的读取数据中的至少一个错误位进行纠正；以及

测试电路，被配置为在所述半导体存储器件的测试模式下，通过将测试模式数据写入所述存储单元阵列中并通过从所述存储单元阵列读取测试结果数据，来对所述存储单元阵列执行测试，所述测试结果数据对应于所述测试模式数据，

其中，所述测试电路被配置为：在所述测试模式下，当所述测试结果数据包括第一数目的至少一个错误位时，将指示第三数目的错误位的测试结果信号输出到所述半导体存储器件的外部，所述第三数目是通过将所述第一数目减去第二数目获得的，

其中，所述第二数目对应于所述纠错码引擎能够纠正的错误位的数目。

2.根据权利要求1所述的半导体存储器件，其中，所述测试包括以下操作：

读取第一大小的所述测试模式数据作为第一大小的所述测试结果数据，并将所述测试结果数据和所述测试模式数据的对应的位进行比较；

基于所述比较生成比较信号，所述比较信号包括多个第一单元，每个所述第一单元包括多个位；

对所述测试结果数据中的错误位的数目进行计数；

通过将所述比较信号中的每个第一单元的多个位彼此进行比较，来执行第一测试；以及

通过以各个第一单元中的对应位为第二单元并且将每个第二单元中的位彼此进行比较来执行第二测试，所述第二单元的数目等于所述第一单元中的位的数目。

3.根据权利要求2所述的半导体存储器件，其中，当所述测试结果数据包括所述第一数目的至少一个错误位时，所述测试还包括：

通过将所述第一测试的第一结果所指示的错误位的数目减去所述第二数目来生成第一结果信号，以及

通过将所述第二测试的第二结果所指示的错误位的数目减去所述第二数目来生成第二结果信号。

4.根据权利要求1所述的半导体存储器件，其中，所述测试电路包括第一缓冲器、第二缓冲器、比较器块、错误计数器块、第一比较电路、第二比较电路、第一选择性阻塞接口以及第二选择性阻塞接口，并且

所述测试包括：

由所述第一缓冲器存储所述测试模式数据；

由所述第二缓冲器存储所述测试结果数据；

由所述比较器块将第一大小的所述测试模式数据和第一大小的所述测试结果数据的对应的位进行比较，并基于所述比较而输出比较信号，所述比较信号具有多个第一单元，每个所述第一单元包括多个位；

由所述错误计数器块基于所述比较信号的位提供错误信号，所述错误信号指示所述测试结果数据中的错误的数目是否超出所述第二数目；

由所述第一比较电路将所述比较信号中的每个第一单元的多个位彼此进行比较，以输出第一中间结果信号；

由所述第二比较电路以各个第一单元中的对应位为第二单元并且将每个第二单元中的位彼此进行比较以输出第二中间结果信号，所述第二单元的数目等于所述第一单元中的位的数目；

由所述第一选择性阻塞接口接收所述错误信号和所述第一中间结果信号，并且响应于纠错能力信息信号将所述第一中间结果信号所指示的错误位的数目减去所述第二数目，以输出第一结果信号，所述纠错能力信息信号指示所述第二数目；以及

由所述第二选择性阻塞接口接收所述错误信号和所述第二中间结果信号，并且响应于所述纠错能力信息信号将所述第二中间结果信号所指示的错误位的数目减去所述第二数目，以输出第二结果信号。

5.根据权利要求4所述的半导体存储器件，所述测试电路还包括传输电路，并且所述测试还包括：

由传输电路对所述错误信号和所述第一结果信号执行AND运算，以将所述第一结果信号作为所述测试结果信号中的第一测试结果信号发送到外部测试装置，并将所述第一结果信号和所述第二结果信号作为所述测试结果信号中的第二测试结果信号发送到所述外部测试装置。

6.根据权利要求5所述的半导体存储器件，其中，所述传输电路被配置为仅当所述错误信号指示所述第一数目超过所述第二数目时，将所述第一测试结果信号发送到所述外部测试装置。