[发明专利]阵列基板的制备方法、阵列基板及显示装置

权利要求书

1.一种阵列基板的制备方法，包括：形成抗静电单元和形成像素单元的步骤；形成所述抗静电单元的步骤包括：形成抗静电晶体管；形成所述像素单元的步骤包括：形成充电晶体管；其中，所述抗静电晶体管的有源层、源极和漏极，与所述充电晶体管的有源层、源极和漏极采用一次构图工艺形成；其特征在于，

在形成所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极的同时，还包括：在所述抗静电晶体管的源极和漏极之间形成辅助电极块。

2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述充电晶体管的有源层的沟道区包括U型沟道区；

在所述抗静电晶体管源极和漏极之间形成有一个辅助电极块，并限定出所述抗静电晶体管的有源层的沟道区的第一部分和第二部分；其中，

所述U型沟道区的宽度、所述抗静电晶体管的有源层的沟道区的第一部分和第二部分的宽度相同。

3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：

采用一次构图工艺形成包括抗静电晶体管的栅极和充电晶体管的栅极的图形。

4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述抗静电单元包括四个串接抗静电晶体管；所述四个串接抗静电晶体管分别为第一抗静电晶体管、第二抗静电晶体管、第三抗静电晶体管、第四抗静电晶体管；形成所述抗静电单元的步骤包括：

在基底上，通过构图工艺形成包括所述第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的栅极的图形；其中，所述第二抗静电晶体管、所述第三抗静电晶体管共栅极；

形成栅极绝缘层；

通过一次构图工艺形成包括第一抗静电晶体管、所述第二抗静电晶体管、所述第三抗静电晶体管、所述第四抗静电晶体管的有源层、源极、漏极，以及位于各抗静电晶体管的源极和漏极之间的所述辅助电极块的图形；其中，所述第一抗静电晶体管的源极和所述第二抗静电晶体管的源极为一体结构；所述第一抗静电晶体管的漏极和所述第二抗静电晶体管的漏极为一体结构；所述第三抗静电晶体管的源极和所述第四抗静电晶体管的源极为一体结构；所述第三抗静电晶体管的漏极和所述第四抗静电晶体管的漏极为一体结构；

形成层间绝缘层，并在与所述第一抗静电晶体管的源极对应的位置，形成贯穿所述层间绝缘层的第一过孔；在与所述第一抗静电晶体管的栅极对应的位置，形成贯穿所述层间绝缘层和所述栅极绝缘层的第二过孔；在与所述第二抗静电晶体管的漏极对应的位置形成贯穿所述层间绝缘层的第三过孔；在与所述第二抗静电晶体管、所述第三抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第四过孔；在与所述第三抗静电晶体管的源极对应的位置形成贯穿所述层间绝缘层的第五过孔；在与所述第四抗静电晶体管的漏极对应的位置形成贯穿所述层间绝缘层的第六过孔在与所述第四抗静电晶体管对应的位置形成贯穿所述层间绝缘层和所述栅极绝缘层的第七过孔；

通过构图工艺形成包括与所述第一过孔和第二过孔位置对应的第一连接部，与所述第三过孔、所述第四过孔、所述第五过孔位置对应的第二连接部，与所述第六过孔、所述第七过孔位置对应的第三连接部的图形。

5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述抗静电晶体管和所述充电晶体管的有源层的材料包括：非晶硅、多晶硅、氢化非晶硅中的任意一种。

6.一种阵列基板，包括：抗静电单元和像素单元；所述抗静电单元包括：抗静电晶体管；所述像素单元包括：充电晶体管；其中，所述抗静电晶体管的有源层，与所述充电晶体管的有源层同层设置且材料相同；所述抗静电晶体管的源极和漏极，与所述充电晶体管的源极和漏极同层设置且材料相同；其特征在于，

在所述抗静电晶体管的源极和漏极之间还设置有与之同层设置且材料相同的辅助电极块。