[发明专利]一种非易失性3D NAND存储器的侧墙栅电极及其制备方法

说明书

本发明公开了一种非易失性3D NAND存储器的侧墙栅电极及其制备方法，包括通过控制电流强度和氧化铝模板先制备好n个依次成阶梯状排列的栅电极侧墙单元，每个栅电极单元为侧墙结构；侧墙栅电极的上表面用于连接栅层，下表面用于连接字线。本发明提供的侧墙栅电极结构呈阶梯状连接不同的超高堆叠且相对应的栅层，且叠层中非相对应的栅层与栅电极之间通过绝缘层隔离，适用于解决超高层堆叠的非易失性3D NAND存储器反复施加高电压造成控制栅层与栅电极熔断、虚接等器件失效问题。

技术领域

本发明属于微电子器件技术领域，更具体地，涉及一种非易失性3D NAND存储器的侧墙栅电极及其制备方法。

背景技术

为了满足高效及廉价的微电子产业的发展，半导体存储器需要具有更高的集成密度。高密度对于半导体产品成本的降低至关重要。对于传统的二维及平面半导体存储器，它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。尤其是随着摩尔定律的发展，在22nm工艺节点以下，平面半导体存储器面临各类尺寸效应，散热等问题，亟需解决。

作为克服这种二维极限的替代，3D NAND存储器被提出。3D NAND存储器，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。在三维NAND(not and，非并)型存储器中，BiCS(Bit Cost Scalable)被认为是一种可以减少每一位单位面积的三维非易失性存储器技术。此项技术通过通孔和拴柱的设计来实现，并且在2007年的VLSI技术摘要年会中发表。在非易失性半导体存储器中采用BiCS技术后，不仅使得此存储器具有三维结构，并且使得数据存储位的减少与层架的堆叠层数成正比。但是由于此特殊的器件结构，现在此结构中仍有许多问题需要解决。

其中存在的问题主要体现在如何将存储单元同驱动电路相兼容。在BiCS的存储器中，尽管存储单元阵列被设计为三维结构，但是外围电路的设计仍然保持传统的二维结构设计。因此在此三维NAND存储器中，需连通至字线的栅层通过设计刻蚀成阶梯状台阶，再制备连接栅层和字线的栅电极结构。而随着堆叠层数的大幅度提高，在反复擦写过程中需要加大电压，从而极易造成贯穿联通部分的熔断、虚接等器件失效问题。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种非易失性3D NAND存储器的侧墙栅电极及其制备方法，在保证控制栅层的电势平衡基础上，解决堆叠层数不断增加到一定数量后出现的贯穿联通部分承受高压而出现熔断、虚接等器件失效问题。

本发明提供了一种非易失性3D NAND存储器的栅电极侧墙的制备方法，包括下述步骤：

(1)制备栅电极阵列

(1.1)在已经制备好字线和位线的衬底上放置多孔氧化铝模板，并置于相应的电化学反应溶液中。其中多孔氧化铝模板的孔洞先利用化学溶液形成多栅结构，宽度为5nm～100nm，多孔氧化铝模板的栅与字线对准；

(1.2)在多孔氧化铝模板内通过电化学沉积形成n个栅电极侧墙，依次为第一栅电极侧墙、第二栅电极侧墙、……第n栅电极侧墙，第一栅电极侧墙、第二栅电极侧墙……第i栅电极侧墙……以及第n栅电极侧墙依次成阶梯状，高度由低到高，其中i＝3、4、……n，n为字线的数目，n为正整数；其中电化学反应溶液内置石墨电极，且将每个字线连接处外接不同激励源，通过调控激励源大小来调控与不同字线接触的氧化铝模板孔内栅电极侧墙的沉积速率及高度；

(1.3)通过氢氧化钠腐蚀去除氧化铝模板；

(2)制备与第一栅电极侧墙连接的第一控制栅层

(2.1)在栅电极侧墙阵列上沉积绝缘层至覆盖住第n栅电极侧墙，通过CMP平整绝缘层的上表面；

(2.2)与第一字线对准进行一次光刻和刻蚀，直至裸露出第一栅电极侧墙；