[发明专利]半导体装置

权利要求书

1.一种系统单芯片器件，其特征在于具备：

处理器，与时钟同步地执行运算处理；

存储部，与所述时钟非同步地动作；以及

地址转换检测部，检测从所述处理器输出到所述存储部的地址的转换；且

所述地址转换检测部当检测出所述地址的转换时，使所述非同步地动作的存储部的字线有效。

2.根据权利要求1所述的系统单芯片器件，其中所述存储部当检测出所述地址的转换时，根据所述地址产生时钟，所述存储部与所述产生的时钟同步地使所述字线有效。

3.根据权利要求1所述的系统单芯片器件，其中所述存储部具有锁存部，

所述地址转换检测部当未检测出所述地址的转换时，所述存储部将保持于所述锁存部的数据输出到所述处理器。

4.根据权利要求1所述的系统单芯片器件，其具有多个所述存储部，且所述多个存储部各自具备所述地址转换检测部。

5.根据权利要求1所述的系统单芯片器件，其中所述存储部是根据构成数据而构成逻辑电路的可编程逻辑器件，且具有存储器用地址线及数据输出线。

6.根据权利要求1所述的系统单芯片器件，其中所述存储部是构成为：存储用来将由多条地址线特定出的输入值的逻辑运算输出到数据线的真值表数据，且作为逻辑电路动作；及/或，存储用来将由某一条地址线特定出的输入值输出到连接于另一存储部的地址线的数据线的真值表数据，且作为连接电路动作；

所述存储部具有第一及第二存储元单元；

所述第一存储元单元连接于向所述存储部输入的多条地址线的一部分；

所述第二存储元单元连接于向所述存储部输入的多条地址线的另一部分。

7.根据权利要求6所述的系统单芯片器件，其中所述第一及第二存储元单元存储真值表数据，且作为连接电路动作，所述真值表数据是用来对从第一方向的地址输入向所述第一方向进行数据输出，或者对从与所述第一方向相反的第二方向的地址输入向所述第二方向进行数据输出。

8.根据权利要求6所述的系统单芯片器件，其中所述第一及第二存储元单元存储用来对从所述第一方向的地址输入向所述第二方向进行数据输出的真值表数据，且作为连接电路动作。

9.根据权利要求6所述的系统单芯片器件，其中将从所述存储部输出的多条数据线分开输出到其他两个所述存储部。

10.一种可重构半导体装置，其特征在于：

具备相互以地址线或数据线连接的多个逻辑部；

所述各逻辑部具备：

多条地址线；

多条数据线；

时钟信号线，接收系统时钟信号；

第一及第二存储元单元，与时钟信号同步地动作；

第一地址解码器，将地址信号进行解码，并将解码信号输出到所述第一存储元单元；

第二地址解码器，将地址信号进行解码，并将解码信号输出到所述第二存储元单元；以及

地址转换检测部，当检测出从所述多条地址线输入的地址信号的转换时，产生内部时钟信号，并将所述内部时钟信号输出到所述第一存储元单元；且

所述第一存储元单元是与所述内部时钟信号同步地动作，所述第二存储元单元是与所述系统时钟信号同步地动作。