[发明专利]包含用于半导体存储器的存储器命令的设备和方法

权利要求书

1.一种设备，其包括：

数据时钟路径，所述数据时钟路径包含输入缓冲器，所述输入缓冲器被配置成当被启用时接收数据时钟信号，并且所述数据时钟路径被配置成基于所述数据时钟信号提供多个内部时钟信号，所述数据时钟路径进一步包含时钟信号同步电路，所述时钟信号同步电路被配置成使所述多个内部时钟信号中的第一内部时钟信号与所述数据时钟信号同步；

命令输入电路，所述命令输入电路被配置成接收存取命令和与所述存取命令相关联的定时命令并且被进一步配置成响应于接收所述存取命令而提供内部存取命令、响应于接收所述定时命令中的第一定时命令而提供内部第一定时命令并且响应于接收所述定时命令中的第二定时命令而提供内部第二定时命令；以及

命令解码器，所述命令解码器耦接到所述命令输入电路并且被配置成对所述内部存取命令进行解码并提供内部存取控制信号以执行对应的存取操作，并且被进一步配置成对所述内部定时命令进行解码并启用所述数据时钟路径的所述输入缓冲器并控制所述时钟信号同步电路以基于所述定时命令中包含的操作码使所述多个内部时钟信号中的所述第一内部时钟信号与所述数据时钟信号在某时同步。

2.根据权利要求1所述的设备，其中所述多个内部时钟信号包括多相时钟信号，并且其中所述数据时钟路径进一步包含时钟分频器电路，所述时钟分频器电路被配置成基于所述数据时钟信号提供所述多相时钟信号。

3.根据权利要求1所述的设备，其中所述命令解码器被进一步配置成基于所述定时命令中包含的所述操作码在某时激活所述输入缓冲器。

4.根据权利要求1所述的设备，其中所述命令输入电路被配置成响应于时钟信号的第一时钟沿而接收定时命令的第一部分并且响应于所述时钟信号的第二时钟沿而接收所述定时命令的第二部分，其中当时钟信号同步选项被启用时，所述时钟信号同步选项包含在所述定时命令的所述第一部分中并且所述操作码包含在所述定时命令的所述第二部分中。

5.根据权利要求4所述的设备，其中包含在所述定时命令的所述第二部分中的所述操作码对应于在所述时钟信号同步电路被控制以开始使所述多个内部时钟信号中的所述第一内部时钟信号与所述数据时钟信号同步之前延迟的所述时钟信号的另外时钟周期数。

6.根据权利要求5所述的设备，其中所述时钟信号的所述另外时钟周期被添加到从接收到所述定时命令开始测量的时间。

7.根据权利要求4所述的设备，其中所述时钟信号同步选项包括用于所述数据时钟信号和所述时钟信号的快速时钟信号同步。

8.一种设备，其包括：

控制器，所述控制器被配置成耦接到命令总线和时钟总线并且被进一步配置成在所述命令总线上向存储器提供定时命令和存取命令，所述定时命令包含在时钟信号的第一时钟沿提供的第一部分和在所述时钟信号的第二时钟沿提供的第二部分，所述第一部分包含时钟信号同步选项字段以用于包含启用或禁用时钟信号同步选项的值，并且所述第二部分包含与所述时钟信号同步选项字段相关联的操作码字段以用于包含与所述时钟信号同步选项的时钟信号同步操作的延迟相对应的操作码值，

其中所述控制器被进一步配置成根据与所述操作码值相对应的所述延迟按照所述定时命令在某时在所述时钟总线上向所述存储器提供数据时钟信号。

9.根据权利要求8所述的设备，其中提供到所述存储器的所述数据时钟信号具有比所述时钟信号更高的频率。

10.根据权利要求8所述的设备，其中所述定时命令包括CAS命令。

11.根据权利要求8所述的设备，其中所述操作码值对应于所述时钟信号的以时钟周期计的延迟。

12.根据权利要求8所述的设备，其中所述存取命令包括读取命令或写入命令。