[发明专利]控制电路、半导体存储器设备、信息处理设备以及控制方法

说明书

[问题]提供一种控制电路，其能够通过简单的配置，不仅抑制功耗的增加，而且还防止写入错误和存储器元件的破坏。[解决方案]本发明提供一种控制电路，其对于具有源极线、位线、设置在源极线和位线之间并且通过字线的电位导通或断开的晶体管、以及与晶体管串联连接的存储器元件的存储器单元，响应于字线的激活输出用于使在源极线和位线中累积的电荷放电的信号，并且在开始写入或读取之前输出用于使源极线和位线进入浮置状态的信号。

技术领域

本公开涉及控制电路、半导体存储器设备、信息处理设备以及控制方法。

背景技术

作为用于降低自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的功耗的措施，存在一种在待机时将源极线和位线保持在浮置状态的方法。此外，公开了一种通过在源极线和位线之间插入晶体管以使源极线和位线短路来防止破坏磁隧道结(MTJ)元件的方法(例如，参见专利文献1)。

引用列表

专利文献

专利文献1：日本专利申请公开第2014-191835号

发明内容

本发明要解决的问题

然而，在专利文献1中公开的方法中，需要在所有源极线和位线之间插入晶体管，使得控制变得复杂并且布线资源增加。

因此，本公开提出了一种新颖且改进的控制电路、半导体存储器设备，信息处理设备以及控制方法，其不仅可以通过简单的配置来抑制功耗的增加，而且还可以防止错误地写入和破坏存储器元件。

问题的解决方法

根据本公开，提供了一种控制电路，相对于包括源极线、位线、设置在源极线和位线之间并且通过字线的电位切换导通和断开的晶体管、以及与晶体管串联连接的存储器元件的存储器单元，该控制电路根据字线的激活输出用于使在源极线和位线中累积的电荷放电的信号，并且在开始写入或读取之前，输出使源极线和位线处于浮置状态的信号。

此外，根据本公开，提供了一种半导体存储器设备，包括：存储器单元，该存储器单元包括设置在源极线和位线之间的存储器元件以及与存储器元件串联设置并且通过字线的电位切换导通和断开的晶体管；以及控制电路，其根据字线的激活输出用于使在源极线和位线中累积的电荷放电的信号，并且在开始写入或读取之前，输出用于使源极线和位线处于浮置状态的信号。

此外，根据本公开，提供了一种信息处理设备，其至少包括一个半导体存储器设备。

此外，根据本公开，提供了一种由处理器执行的控制方法，包括：相对于包括源极线、位线、设置在源极线和位线之间并且通过字线的电位切换导通和断开的晶体管、以及与晶体管串联连接的存储器元件的存储器单元，根据字线的激活，输出用于使在源极线和位线中累积的电荷放电的信号；以及在开始写入或读取之前，输出用于使源极线和位线处于浮置状态的信号。

发明效果

如上所述，根据本公开，可以提供一种新颖且改进的控制电路、半导体存储器设备、信息处理设备和控制方法，其不仅能够以简单的配置抑制功耗的增加，而且还可以防止错误地写入和破坏存储器元件。

注意，上述效果不一定是限制性的，并且本说明书中示出的任何效果或可以从本说明书理解的其他效果可以与上述效果一起展现，或者代替上述效果。

附图说明

图1是示出根据本公开的实施方式的半导体存储器设备的功能配置的示例的说明图。

图2是示出存储器单元阵列10的电路配置和存储器单元阵列10的外围的示例的说明图。

图3是示出作为图2所示电路的比较示例的电路的说明图。

图4是示出作为图2所示电路的比较示例的电路的说明图。