[实用新型]3D存储器件

说明书

本申请公开了一种3D存储器件。该3D存储器件包括：栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构以形成晶体管；以及多个伪沟道柱，所述伪沟道柱贯穿所述栅叠层结构中的至少部分所述栅极导体以提供支撑，其中，所述多个伪沟道柱中的至少一个伪沟道柱连接有散热结构。本实用新型采用伪沟道柱连接至散热结构提供散热途径，可以提高3D存储器件的良率和可靠性。

技术领域

本实用新型涉及存储器技术领域，更具体地，涉及3D存储器件。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。

在NAND结构的3D存储器件中，采用栅叠层结构形成存储单元阵列，在该3D存储器件中，采用大量金属布线提供存储单元阵列与外部电路之间的电连接，布线密度的增加将会影响3D存储器件的良率和可靠性。期望进一步改进3D存储器件的结构及其制造方法，以提高3D存储器件的良率和可靠性。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种3D存储器件，其中，本实用新型采用伪沟道柱连接至散热结构提供散热途径，从而提高3D存储器件的良率和可靠性。

根据本实用新型的一方面，提供了一种3D存储器件，包括：栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构以形成晶体管；以及多个伪沟道柱，所述伪沟道柱贯穿所述栅叠层结构中的至少部分所述栅极导体以提供支撑，其中，所述多个伪沟道柱中的至少一个伪沟道柱连接有散热结构。

优选地，所述伪沟道柱内包括散热材料。

优选地，还包括：第一半导体衬底，所述第一半导体衬底的第一表面与所述栅叠层结构邻接；位于所述第一半导体衬底的第二表面上的第二绝缘层，所述第一半导体衬底的第二表面与第一表面彼此相对；以及覆盖所述栅叠层结构的第一绝缘层。

优选地，所述散热结构位于所述第一绝缘层。

优选地，所述散热结构位于所述第二绝缘层。

优选地，还包括：至少部分围绕所述伪沟道柱的绝缘衬里，用于将所述伪沟道柱与所述栅叠层结构和所述第一半导体衬底彼此隔开。

优选地，还包括：位于所述第一绝缘层中的多个布线层，所述伪沟道柱的第一端连接至所述多个布线层的相应布线层，第二端连接所述散热结构。

优选地，还包括：在所述第一绝缘层的表面上横向延伸的凹槽，所述凹槽从所述栅叠层结构的第一侧壁到达第二侧壁，所述多个伪沟道柱的第一端延伸至所述凹槽，第二端连接所述散热结构。

优选地，还包括：位于所述凹槽中的导热条。

优选地，还包括：CMOS电路，所述CMOS电路通过连接结构键合至所述栅叠层结构，并且包括：第二半导体衬底；位于所述第二半导体衬底中的晶体管；以及位于所述第二半导体衬底上的第三绝缘层。