[实用新型]3D存储器件有效

专利信息
申请号: 201821591200.9 申请日: 2018-09-28
公开(公告)号: CN208796999U 公开(公告)日: 2019-04-26
发明(设计)人: 胡斌;肖莉红 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/1157 分类号: H01L27/1157;H01L27/11578;H01L23/367
代理公司: 北京成创同维知识产权代理有限公司 11449 代理人: 范芳茗;岳丹丹
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟道 栅叠层结构 存储器件 散热结构 栅极导体 柱连接 本实用新型 层间绝缘层 交替堆叠 散热途径 晶体管 贯穿 良率 支撑 申请
【权利要求书】:

1.一种3D存储器件,其特征在于,包括:

栅叠层结构,所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层;

多个沟道柱,所述沟道柱贯穿所述栅叠层结构以形成晶体管;以及多个伪沟道柱,所述伪沟道柱贯穿所述栅叠层结构中的至少部分所述栅极导体以提供支撑,

其中,所述多个伪沟道柱中的至少一个伪沟道柱连接有散热结构。

2.根据权利要求1所述的3D存储器件,其特征在于,所述伪沟道柱内包括散热材料。

3.根据权利要求1所述的3D存储器件,其特征在于,还包括:

第一半导体衬底,所述第一半导体衬底的第一表面与所述栅叠层结构邻接;

位于所述第一半导体衬底的第二表面上的第二绝缘层,所述第一半导体衬底的第二表面与第一表面彼此相对;以及

覆盖所述栅叠层结构的第一绝缘层。

4.根据权利要求3所述的3D存储器件,其特征在于,所述散热结构位于所述第一绝缘层。

5.根据权利要求3所述的3D存储器件,其特征在于,所述散热结构位于所述第二绝缘层。

6.根据权利要求3所述的3D存储器件,其特征在于,还包括:至少部分围绕所述伪沟道柱的绝缘衬里,用于将所述伪沟道柱与所述栅叠层结构和所述第一半导体衬底彼此隔开。

7.根据权利要求5所述的3D存储器件,其特征在于,还包括:位于所述第一绝缘层中的多个布线层,所述伪沟道柱的第一端连接至所述多个布线层的相应布线层,第二端连接所述散热结构。

8.根据权利要求5所述的3D存储器件,其特征在于,还包括:在所述第一绝缘层的表面上横向延伸的凹槽,所述凹槽从所述栅叠层结构的第一侧壁到达第二侧壁,所述多个伪沟道柱的第一端延伸至所述凹槽,第二端连接所述散热结构。

9.根据权利要求8所述的3D存储器件,其特征在于,还包括:位于所述凹槽中的导热条。

10.根据权利要求3所述的3D存储器件,其特征在于,还包括:

CMOS电路,所述CMOS电路通过连接结构键合至所述栅叠层结构,并且包括:

第二半导体衬底;

位于所述第二半导体衬底中的晶体管;以及

位于所述第二半导体衬底上的第三绝缘层。

11.根据权利要求10所述的3D存储器件,其特征在于,所述栅叠层结构作为存储单元阵列,

所述存储单元阵列中的所述第一绝缘层的表面作为第一键合面,所述栅叠层结构还包括位于所述第一键合面上的第一外部焊盘,

所述CMOS电路中的所述第二绝缘层的表面作为第二键合面,所述CMOS电路还包括位于所述第二键合面上的第二外部焊盘,

其中,所述栅叠层结构的第一键合面与所述CMOS电路的第二键合面彼此接触,所述第一外部焊盘与所述第二外部焊盘彼此键合,从而实现所述栅叠层结构和所述CMOS电路之间的电连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201821591200.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top