[发明专利]基于标准CMOS工艺的单层多晶结构EEPROM

权利要求书

1.一种基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：包括，

P型硅基材；

第一N型阱，其设置在所述P型硅基材上；

第二N型阱，其设置在所述P型硅基材上；

耦合电容管，其包括第一浮栅、耦合电容端和第一栅氧化层，所述耦合电容端和第一栅氧化层均设置在所述第一N型阱上，所述第一浮栅设置在所述第一栅氧化层上；

PMOS晶体管，其用作所述EEPROM的隧道管和读出管；其包括第二浮栅、P⁺源极掺杂区、P⁺漏极掺杂区、N⁺衬底掺杂区和第二栅氧化层；所述P⁺源极掺杂区、P⁺漏极掺杂区、N⁺衬底掺杂区和第二栅氧化层均设置在所述第二N型阱上，所述第二浮栅设置在第二栅氧化层上；所述第二浮栅通过浮栅导电连接所述第一浮栅。

2.如权利要求1所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述耦合电容管为PMOS晶体管，其包括均设置在所述第一N型阱上的N⁺掺杂区和两个第一P⁺掺杂区，所述N⁺掺杂区和两个第一P⁺掺杂区导电连接形成所述耦合电容端。

3.如权利要求1所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述P型硅基材上位于第一N型阱和第二N型阱之间设有第二P⁺掺杂区。

4.如权利要求1所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述浮栅、第一浮栅和第二浮栅均为单层多晶硅结构。

5.如权利要求1所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述第一浮栅和第二浮栅通过浮栅导电连接，使得所述第一栅氧化层形成的第一栅氧化层电容和所述第二栅氧化层形成的第二栅氧化层电容串联；所述耦合电容管的耦合系数为第一栅氧化层电容与第二栅氧化层电容的比值。

6.如权利要求5所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述耦合电容管的耦合系数为5～15。