[发明专利]半导体装置及其制作方法

说明书

本揭露涉及一种半导体装置及其制作方法。一种制作半导体装置的方法，其包含以下操作。接收半导体衬底。在所述半导体衬底上方形成第一半导电层。在所述第一半导电层的第一部分中形成多种掺杂剂。去除所述第一半导电层的第二部分以形成图案化第一半导电层。通过调整所述第一部分中的所述多种掺杂剂的分布来控制去除所述第一半导电层的所述第二部分之后的所述第一部分的第一侧壁轮廓。

技术领域

本发明实施例涉及一种半导体装置及其制作方法。

背景技术

装置结构之间的大小及距离随集成电路上的装置集中度不断提高而减小。然而，在装置的制作期间，间隙或沟槽的垂直高度通常无法像其水平宽度般快速减小。因此，间隙或沟槽结构具有较大高度与宽度比率(即，较高纵横比)。

尽管制造具有增大纵横比的装置结构的能力允许更多结构(例如晶体管、电容器、二极管等等)堆积到一衬底的相同表面积上，但其也存在制造问题。这些问题之一是难以在填充间隙或沟槽的材料中不产生空隙或接缝的情况下填充深窄间隙或沟槽。随着间隙或沟槽在制作期间大小减小，将材料沉积到间隙或沟槽中变得越来越困难且因此越来越有可能形成空隙。

发明内容

本发明的一实施例涉及一种制作半导体装置的方法，其包括：接收半导体衬底；在所述半导体衬底上方形成第一半导电层；在所述第一半导电层的第一部分中形成多种掺杂剂；及去除所述第一半导电层的第二部分以形成图案化第一半导电层，其中通过调整所述第一部分中的所述多种掺杂剂的分布来控制去除所述第一半导电层的所述第二部分之后的所述第一部分的第一侧壁轮廓。

本发明的一实施例涉及一种制作半导体装置的方法，其包括：接收半导体衬底；在所述半导体衬底上方形成图案化半导电层，其中所述图案化半导电层包括第一图案化半导电层，且所述第一图案化半导电层经掺杂；在所述图案化半导电层的两个对置侧上形成介电层；去除所述图案化半导电层以在所述介电层中形成栅极沟槽；及在所述介电层的所述栅极沟槽中形成栅极结构。

本发明的一实施例涉及一种半导体装置，其包括：半导体衬底；一对源极/漏极区域，其位于所述半导体衬底上；及栅极结构，其位于所述半导体衬底上且介于所述对源极/漏极区域之间，所述栅极结构包括栅极电极，所述栅极电极包括底部部分及所述底部部分上方的顶部部分，其中所述底部部分的第一侧壁倾斜于所述半导体衬底的顶面。

附图说明

从结合附图来阅读的[实施方式]最好地理解本揭露的方面。应注意，根据行业标准做法，各种构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。

图1是绘示根据本揭露的一些实施例的用于制作半导体结构的方法的流程图。

图2、3、4、5、6、7、8及9是根据本揭露的一些实施例的一些阶段中所制造的半导体装置的横截面图。

图10是根据本揭露的一些实施例的一些阶段中所制造的半导体装置的横截面图。

图11A、11B及11C绘示根据本揭露的一些实施例的图案化半导电层的侧壁轮廓。

图12A及12B绘示根据本揭露的一些实施例的根据不同图案化半导电层的通孔。

图13是根据本揭露的一些实施例的一些阶段中所制造的半导体装置的透视图。

图14A及15A是根据本揭露的一些实施例的一些阶段中所制造的半导体装置沿图13中的线A-A的横截面图。

图14B及15B是根据本揭露的一些实施例的一些阶段中所制造的半导体装置沿图13中的线B-B的横截面图。

图16是根据本揭露的一些实施例的一些阶段中所制造的半导体装置的透视图。