[发明专利]一种信号延时装置

说明书

本发明公开了一种信号延时装置，包括依次相连的倍频模块、时钟分配模块、数模转换模块、模拟滤波模块、波形整形模块及分别与所述时钟分配模块和数模转换模块相连的控制模块；待延时信号送入倍频模块，波形整形模块输出延时信号。本发明能够解决传统延时线芯片不能兼顾细步进延时与大动态延时量的问题，同时可实现优良的延时精度指标与随机抖动指标，且电路复杂度低，具有较高的工程实用价值。

技术领域

本发明涉及信号处理技术领域，特别涉及一种周期性信号的高精度、细步进、大动态延时装置。

背景技术

随着电子技术的发展，电子系统对信号延时电路提出了更高的技术要求。特别是对信号延时的精度、步进及延时范围等指标的要求越来越高，有些系统还需要对信号施加动态的延时规律且延时规律实时可控。如步进式延时信号广泛应用于等效取样系统中，用以通过较低的采样速率获取较高的等效采样速率。

目前，实现信号延时的主流方法是延时线技术，即采用数字可编程延时线芯片。小步进延时线芯片延时步进可达10ps量级，但是延时范围一般在10ns量级，难以适应大动态延时范围需求。大动态延时线芯片的延时范围一般在几十纳秒至几微秒量级，但是延时步进一般在纳秒量级，且延时精度差，响应时间长。

现有的几种技术方案，对延时线芯片的应用电路做了改进，一定程度上克服了延时线芯片细步进和大动态指标不能兼顾的问题，但也有一定局限性。如申请号为200910214528.8的专利申请“可动态校准的高精度步进延迟产生方法”，利用了5片细步进延时芯片MC100EPT195进行级联，以达到拓展最大延时范围的目的，可实现10ps的延时步进及50ns的最大延时范围。其问题是多片级联，增加了电路的复杂度和功耗，且想要实现更大范围的延时量，电路的复杂度还需要进一步增加。如申请号为201410001964.8的专利申请“基于延时信号的顺序采样电路及采样方法”，利用了细步进延时芯片MC100EPT195和大动态延时芯片DS1123L进行级联，以兼顾细步进及大动态的延时需求。其问题是DS1123L的延时响应时间较长，可延时信号的脉冲重复频率(PRF)过小，限制了其应用，且电路复杂度较高。如申请号为201610160711.4的专利申请“一种可编程延时芯片的等效采样电路及采样方法”，采用了细步进延时芯片MC100EPT195，配合FPGA芯片内部的计数器和触发器实现对信号的大步进延时，也可兼顾细步进及大动态的延时需求。其问题是FPGA对脉冲信号进行延时，会引入较大的随机抖动(Random Jitter)。

发明内容

本发明目的是为周期性脉冲信号提供一种高精度、细步进、延时范围理论上可以无限大的信号延时装置，同时可以实现对延时量的实时可控。该装置可以应用在等效取样系统中，对每个周期的脉冲施加步进累加的延时量，生成高精度取样脉冲信号。也可应用在跳时通信系统中，通过对每个周期的脉冲信号施加不同延时量，生成随机跳时序列。本发明能够解决传统延时线芯片不能兼顾细步进延时与大动态延时量的问题，同时可实现优良的延时精度指标与随机抖动指标，且电路复杂度低，具有较高的工程实用价值。

为实现上述目的，本发明提供的一种高精度细步进大动态信号延时装置，包括依次相连的倍频模块、时钟分配模块、数模转换模块、模拟滤波模块、波形整形模块及分别与所述时钟分配模块和数模转换模块相连的控制模块；所述倍频模块接收待延时信号，生成待延时信号的预设倍数的倍频信号；所述时钟分配模块用于将所述倍频模块输出的倍频信号分为两路，得到所述控制模块的工作时钟和所述数模转换模块的采样时钟；所述控制模块存储有一个周期的正弦波数字信号；所述控制模块根据所述时钟分配模块分配的工作时钟获得波形的索引地址，并通过所述索引地址得到对应的波形信号数据；所述数模转换模块在所述时钟分配模块分配的采样时钟的同步下，将所述控制模块得到的波形信号数据转换为带有延时量信息的正弦波模拟信号；所述模拟滤波模块将所述数模转换模块输出的采样泄露信号及第二、第三奈奎斯特区的镜像信号进行抑制，输出滤波后的正弦波模拟信号；所述波形整形模块对所述模拟滤波器输出的正弦波模拟信号转化为待延时信号的延时信号。