[发明专利]一种降低电磁干扰的装置

说明书

本发明一种降低电磁干扰的装置，包括具有上表面并具有接地平面的载片台；跨越至少部分载片台的信号线；以及屏蔽键合线阵列，屏蔽键合线阵列包括多道键合线，至少部分键合线端部耦接于载片台的接地平面并位于信号线的一侧，另有至少部分键合线端部耦接于载片台的接地平面并位于信号线的另一侧；耦接于载片台的接地平面并位于信号线的一侧的端部与耦接于载片台的接地平面并位于信号线的另一侧的端部通过屏蔽键合线阵列的至少部分键合线连接屏蔽键合线阵列跨越信号线的至少一部分。本发明提供具备屏蔽阵列结构的降低电磁干扰的装置，提高芯片封装整体的电磁兼容性能指标。具有与现有工艺兼容，制作成本低且易实现；适用性广，可灵活应用于各种键合线封装。

技术领域

本发明涉及到半导体技术领域，具体涉及一种用于降低方形扁平无引脚封装(QFN：QuadFlat No-lead Package)电磁干扰(EMI：Electromagnetic Interference)的屏蔽键合线阵列(BWA：BondWireArray)结构，可用于指导半导体芯片封装抑制EMI，提高封装的电磁可靠性。

背景技术

随着半导体技术的持续发展，集成电路(IC：integrated circuit)的时钟频率、复杂度不断提高，噪声容限、功耗和特征尺寸不断降低，其封装模块的电磁兼容(简称EMC：Electromagnetic Compatibility)问题日益突出，EMI已成为高频IC封装设计中一个不可忽视的影响因素。为提高封装后的IC在系统应用中的可靠性，其封装的EMC特性预测仿真以及如何降低其产生的EMI将成为IC封装中极为重要的一环。

以12引脚QFN的封装体模型(不含芯片部分)作为示例进行EMC研究。其结构如图1a所示，其包括塑封体001、载片台003、12引脚002、跨接5号引脚和11号引脚的待研究信号线005以及连接其余引脚和载片台的键合线004，以下简称“参照例模型”)。

图1b和图1c分别显示了不含塑封体的参照例模型的俯视图和正视图，图中注明了一些重要结构的二维平面几何尺寸参数。

表1记录了封装模型的垂直尺寸参数

基于上述模型参数，并以塑封体的尺寸为2.084mm(长)×2.084mm(宽)×0.75mm(高)的介质环境，采用ANSYS HFSS软件进行封装建模，在待研究信号线引脚两端分别设置端口(Port1与Port2)。当信号能量从Port1端口进入，经过待研究信号线传递到Port2端口时，由于阻抗失配等因素的影响，信号能量会对外产生一定的EMI能量。这些辐射能量将会耦接到封装体内其他结构部件以及封装体外部其他电路系统中，并对它们造成一定的影响，最终会影响到芯片封装的整体性能。

基于上述参照例模型结构，首先对该模型进行宽频范围的扫描仿真(扫描范围：0-50GHz，步长：0.05GHz)，图2给出了正向传输增益S21的仿真结果示例。

在上述S21结果中可以得知，该参照例模型结构的最大谐振点发生在m1(38.55GHz，-14.6756dB)处，因此，选取38.55GHz作为下一步研究该结构EMC的频率点，图3和图4分别给出了38.55GHz频率处该结构远场辐射以及近场辐射结果示例。

从图3与图4结果可知，近场辐射最大方向值为21.94V/m，3m远处远场辐射最大方向值为344.08mV。

发明内容

为解决上述技术问题中的一个或者多个，本发明提供一种降低电磁干扰的装置。

本发明一种降低电磁干扰的装置，包括：

载片台，具有上表面，并具有接地平面；

信号线，跨越至少部分载片台；以及