[发明专利]半导体存储装置及其操作方法

说明书

本发明提供一种半导体存储装置及其操作方法，可在电源接通时自存储单元阵列中准确地读出设定信息。本发明的闪速存储器(100)包括：存储单元阵列(110)；检测部件，对接通电源进行检测；ROM，至少保存用于执行存储单元阵列的读出动作的代码，且将特殊代码保存于特定的地址；以及控制部件，控制ROM的读出。当利用检测部件检测到电源接通时，控制部件自ROM读出特殊代码，并判定所读出的特殊代码是否正确，在判定为正确的情况下，读出代码，在判定为不正确的情况下，再次读出特殊代码。

技术领域

本发明涉及一种闪速存储器等半导体存储装置，尤其涉及一种电源接通时的通电(power on)动作。

背景技术

与非(NAND)型闪速存储器为了保存用于读出、编程、擦除等的电压的设定或者用户的选项(option)的设定等信息而使用熔丝单元(fuse cell)。熔丝单元例如设置于存储单元阵列内的无法由用户访问的存储区域中。闪速存储器在电源接通时，作为充电(powerup)动作而读出保存于熔丝单元中的设定信息，并将其载入配置寄存器(configurationregister)等中。充电动作之后，控制器读出保持于配置寄存器中的设定信息并控制各动作。

例如，专利文献1中公开了如下非易失性存储器：在通电动作中，判定自预检验(pre-check)用熔丝单元中读出的数据是否与预先规定的预检验用数据一致，并将自主熔丝单元中读出的配置信息保存于非易失性存储区域中，判定自后检验(post-check)用熔丝单元中读出的数据是否与预先规定的后检验用数据一致，在预检验及后检验一致的情况下，结束配置信息的读出。

[现有技术文献]

[专利文献]

[专利文献1]美国专利第7,433,247号公报

[发明所要解决的问题]

例如，在被供给3.0V电压的闪速存储器中，当将保证其动作的电压的范围设为2.7V～3.3V时，电源接通时用以使通电动作开始的通电电压电平约为2.2V，此电压比动作保证电压低。在电源接通时的通电电压电平的检测电压中因制程的偏差或动作温度等而发生变动，因此，若将通电电压电平提高至动作保证电压电平，则用于通电动作的时间变长，或者重复进行通电检测和复位，因此将通电电压电平设定得比动作保证电压低一些。

图1是对通电电压电平的熔丝单元的读出动作进行说明的图。在时刻t1，若供给电压上升至作为通电电压电平的2.2V，则成为通电模式(mode)，自存储单元阵列的熔丝单元中读出设定信息，并将设定信息载入配置寄存器中。之后，供给电压为在时刻t2上升至2.7V～3.3V的动作保证电压。

在通电动作中存在以下课题：在以2.2V左右的通电电压电平使微控制器执行的情况下，与通常动作时相比，电源电压低而几乎没有动作余裕，因此若发生电压变动，则无法正确地读出来自ROM的命令代码，因此熔丝单元的读出动作失控，或者ROM的读出在中途停滞(stuck)。

发明内容

本发明是解决这种现有课题者，目的在于提供一种可在电源接通时自存储单元阵列中准确地读出设定信息的半导体存储装置。

[解决问题的技术手段]

本发明的包含CPU及ROM的半导体存储装置的操作方法中，CPU读出保存于ROM中的特殊代码，并判定所读出的特殊代码是否正确，当判定为正确时，接着读出保存于ROM中的代码，当判定为不正确时，再次读出所述特殊代码，且CPU按照所读出的所述代码来控制动作。

在一实施方式中，CPU以比通常动作时自ROM读出数据时的时序周期慢的周期读出所述特殊代码。在一实施方式中，包括检测对半导体存储装置接通电源的步骤，且CPU响应于检测到电源接通而读出特殊代码。在一实施方式中，CPU按照所读出的所述代码而自存储单元阵列中读出设定信息，并将所读出的设定信息保存于寄存器中。

[发明的效果]