[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明提供一种半导体装置以及半导体装置的制造方法。抑制外部连接端子内的空隙的产生。准备具有电极的半导体基板。形成与电极连接的布线。形成具有第一开口部的第一绝缘膜，该第一开口部使布线局部露出。形成由与布线的从第一开口部露出的部分连接，并具有与第一开口部对应的凹部的导电体构成的基座部。在基座部的表面形成焊锡膜。通过第一热处理使构成焊锡膜的焊锡熔融，并利用熔融的焊锡填充凹部。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

WL－CSP(晶圆级芯片尺寸封装)是利用晶圆工艺进行重新布线的形成、外部连接端子的形成、树脂密封以及到切割为止的半导体装置的封装技术。作为外部连接端子使用焊球的情况较多。

例如在专利文献1中，记载有包含在母芯片的金属柱上形成焊锡膜的第一工序、以及在第一工序之后在母芯片上印刷焊锡膏并回流，从而形成焊球的第二工序的半导体装置的制造方法。

专利文献1：日本特开2007－165671号公报

在WL－CSP中，通过在覆盖重新布线的表面的绝缘膜设置开口部使重新布线局部露出，并在重新布线的露出部分经由作为阻挡金属发挥功能的基座部设置作为外部连接端子的焊球。基座部在与绝缘膜的开口部对应的部位具有凹部而形成。作为外部连接端子的焊球通过在印刷焊锡膏以覆盖基座部之后进行热处理(回流处理)而形成，但在基座部具有凹部的情况下，存在凹部内的空气在热处理(回流处理)后仍残留在焊球内，而在焊球内形成空隙的可能。若在外部连接端子内形成空隙，则该半导体装置和与外部连接端子接合的接合对象物(例如印刷电路基板)的接合强度降低，另外，接合部处的电阻升高损失增大。进一步，存在由于长期的使用而产生接合不良的可能。在为了满足WL－CSP的进一步小型化的要求，进行了外部连接端子的尺寸的缩小化的情况下，凹部的宽度w和凹部的深度d之比(d/w)增大，除去凹部内的空气更困难。

也考虑利用填充电镀，形成填充基座部的凹部的金属柱的对策。然而，在该情况下，需要用于进行填充电镀的专用的装置。另外，对于填充电镀所使用的电镀液而言，由组成引起的特性变动较大，为了进行稳定的电镀处理，需要电镀液的组成的管理工时。由于这些理由，在使用填充电镀的情况下，半导体装置的制造成本上升。

发明内容

本发明是鉴于上述的点而完成的，其目的在于抑制外部连接端子内的空隙的产生。

本发明的半导体装置的制造方法包含：准备具有电极的半导体基板的工序；形成与上述电极连接的布线的工序；形成具有使上述布线局部露出的第一开口部的第一绝缘膜的工序；形成由与上述布线的从上述第一开口部露出的部分连接，并具有与上述第一开口部对应的凹部的导电体构成的基座部的工序；在上述基座部的表面形成焊锡膜的工序；以及通过第一热处理使构成上述焊锡膜的焊锡熔融，并通过熔融的焊锡填充上述凹部的工序。

本发明的半导体装置包含：半导体基板，具有电极；布线，与上述电极连接；第一绝缘膜，具有使上述布线局部露出的第一开口部；基座部，形成由与上述布线的从上述第一开口部露出的部分连接，并具有与上述第一开口部对应的凹部的导电体构成；以及焊锡膜，设置于上述基座部的表面，填充上述凹部。

根据本发明，抑制外部连接端子内的空隙的产生。

附图说明

图1是表示本发明的实施方式的半导体装置的结构的一个例子的剖视图。

图2是表示本发明的实施方式的半导体装置的结构的一个例子的剖视图。

图3A是表示本发明的实施方式的半导体装置的制造方法的一个例子的剖视图。

图3B是表示本发明的实施方式的半导体装置的制造方法的一个例子的剖视图。

图3C是表示本发明的实施方式的半导体装置的制造方法的一个例子的剖视图。