[发明专利]数组衬底的制造方法

说明书

本发明提供一种数组衬底的制造方法，包括以下步骤。形成主动组件于衬底上。形成第一绝缘层于所述主动组件上。形成共通电极层于所述第一绝缘层上。形成第二绝缘层于所述共通电极层上。在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件。形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中。形成第三绝缘层于所述导电层上。在第三绝缘层中形成第二接触窗以暴露出部分的所述导电层。形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。本发明提供的数组衬底的制造方法可确保像素电极层与主动组件电性连接而提升良率。

技术领域

本发明涉及一种数组衬底的制造方法。

背景技术

在现有的应用于内嵌式触控面板的数组衬底的制造方法中，由于共通电极层与像素电极层之间需设置有多层绝缘层，因此，若需使像素电极层与主动组件电性连接，即需贯通厚度过厚的绝缘层而导致易于产生蚀刻不完全现象，使得像素电极层与主动组件电性连接不完全而降低良率。

发明内容

本发明提供一种数组衬底的制造方法，其可确保像素电极层与主动组件电性连接而提升良率。

根据本发明的实施例，本发明的数组衬底的制造方法包括以下步骤。形成主动组件于衬底上。形成第一绝缘层于所述主动组件上。形成共通电极层于所述第一绝缘层上。形成第二绝缘层于所述共通电极层上。在所述第一绝缘层以及所述第二绝缘层中形成第一接触窗，以暴露出部分的所述主动组件。形成导电层于所述第二绝缘层上，其中所述导电层填入于所述第一接触窗中。形成第三绝缘层于所述导电层上。在第三绝缘层中形成第二接触窗以暴露出部分的所述导电层。形成像素电极层于所述第三绝缘层上，其中所述像素电极层填入于所述第二接触窗中。

在根据本发明的实施例的数组衬底的制造方法中，形成所述主动组件的步骤包括以下步骤。形成栅极层于所述衬底上。形成栅极绝缘层于所述栅极层上。形成源极层以及漏极层于所述栅极绝缘层上。

在根据本发明的实施例的数组衬底的制造方法中，在形成所述源极层以及所述漏极层于所述栅极绝缘层上的步骤前，还包括形成半导体层于所述栅极绝缘层上，且所述半导体层与所述栅极层相对设置。

在根据本发明的实施例的数组衬底的制造方法中，所述第一接触窗暴露出部分的所述漏极层。

在根据本发明的实施例的数组衬底的制造方法中，在所述第一绝缘层以及所述第二绝缘层中形成所述第一接触窗时，同时于所述第一绝缘层中形成第三接触窗，所述第三接触窗暴露出部分的所述共通电极层。

在根据本发明的实施例的数组衬底的制造方法中，所述导电层更填入于所述第三接触窗中。

在根据本发明的实施例的数组衬底的制造方法中，所述导电层的材料为氧化铟锡、铝、钼或其组合。

在根据本发明的实施例的数组衬底的制造方法中，所述第一接触窗与所述第二接触窗至少部分地连接。

在根据本发明的实施例的数组衬底的制造方法中，所述主动组件通过所述导电层与所述像素电极层电性连接。

由于本发明的数组衬底的制造方法于形成覆盖共通电极层的第三绝缘层之前即形成贯通第一绝缘层与第二绝缘层的接触窗，因此可避免所需蚀刻的绝缘层的厚度过厚而导致的蚀刻不完全现象。此外，本发明通过形成于第一接触窗中的导电层作为像素电极层与主动组件电性连接的桥梁。藉此，本发明可确保像素电极层与主动组件电性连接，而提升良率。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1A至图1I为本发明一实施例的数组衬底的制造方法的剖面示意图。

具体实施方式