[发明专利]绝缘体上半导体器件及其制造方法

说明书

本发明涉及一种绝缘体上半导体器件及其制造方法，所述方法包括：提供绝缘体上半导体基底；在半导体层上形成图案化的多晶硅结构；体引出区光刻版光刻并掺杂形成第一导电类型离子掺杂区，源漏区光刻版光刻并掺杂形成源区、漏区及掺杂多晶硅；热扩散使第一导电类型离子掺杂区扩散形成体引出区。本发明的多晶硅结构不会存在功函数差异，因此寄生沟道的开启电压和主沟道区一致，可以避免窄沟器件出现hump现象。体引出区在掺杂时掺杂窗口离体区隔离多晶硅合适的距离，也能保证有源区内的杂质能够扩散到poly边界，以保证较好的体区引出效果。

技术领域

本发明涉及半导体制造领域，特别是涉及一种绝缘体上半导体器件，还涉及一种绝缘体上半导体器件的制造方法。

背景技术

绝缘体上硅(SOI)器件由于具有比较优异的性能——相对于普通的体硅器件隔离效果好、无栓锁效应、抗辐照效果好、寄生电容小、芯片设计面积小等一系列优点——目前在集成电路的量产份额所占的比重逐渐增长。由于衬底材料的差异导致工艺和器件的版图设计也会有些不同。

在一种传统的SOI器件中，器件的体区(body)和源漏之间会被一块较宽的多晶硅隔离，该多晶硅的一部分覆盖在体区表面、一部分覆盖在源漏表面。对于0.18um及以下工艺，为了满足对漏电的要求，都是采用dual gate(即NMOS用N型掺杂的多晶硅栅，PMOS用P型掺杂的多晶硅栅)；一般多晶硅淀积的时候是不掺杂的，通过后面的N型重掺杂(NSD)/P型重掺杂(PSD)注入形成源漏/体区的同时来实现对多晶硅的掺杂；这样上述隔离多晶硅就形成了N、P两种不同的掺杂区。

因为该隔离多晶硅存在两种掺杂，多晶硅两个掺杂区的功函数不一样，导致MOS管靠近体区的沟道开启电压比正常沟道区高。这样在窄沟器件的I-V测试时会出现曲线异常，如图1所示，Id(漏极电流)-Vg(栅极电压)曲线随着电压上升到某个值，会出现拐点(图1中通过虚线椭圆框出)，也就是通常说的hump(驼峰)现象。

发明内容

基于此，有必要提供一种能够改善hump异常的绝缘体上半导体器件及其制造方法。

一种绝缘体上半导体器件的制造方法，包括：提供绝缘体上半导体基底，所述基底包括衬底、衬底上的埋氧层及埋氧层上的半导体层；在所述半导体层上形成图案化的多晶硅结构，包括多晶硅栅和体区隔离多晶硅；采用体引出区光刻版光刻形成体区掺杂窗口，通过所述掺杂窗口向所述半导体材料层掺杂第一导电类型的离子，形成第一导电类型离子掺杂区，所述掺杂窗口在所述半导体层表面的正投影距所述体区隔离多晶硅一预设距离；采用源漏区光刻版光刻形成源漏区掺杂窗口，所述源漏区掺杂窗口与所述体区隔离多晶硅部分重叠，通过所述源漏区掺杂窗口向所述半导体材料层和体区隔离多晶硅掺杂第二导电类型的离子，形成源区、漏区及掺杂多晶硅；所述第一导电类型和第二导电类型为相反的导电类型；热扩散使所述第一导电类型离子掺杂区扩散形成体引出区，所述体引出区延伸至所述体区隔离多晶硅下方。

在其中一个实施例中，所述多晶硅栅沿第一方向延伸，所述源区位于所述多晶硅栅的一侧，所述漏区位于所述多晶硅栅的另一侧，所述体区隔离多晶硅沿第二方向延伸，所述第一方向与第二方向垂直，所述多晶硅栅与所述体区隔离多晶硅垂直相交。

在其中一个实施例中，所述多晶硅结构为T型，所述体区隔离多晶硅为T的一横，所述多晶硅栅为T的一竖，所述源区和漏区位于所述体区隔离多晶硅连接多晶硅栅的一侧，所述体引出区位于另一侧。

在其中一个实施例中，所述多晶硅结构为H型，所述多晶硅栅为H的一横；所述体区隔离多晶硅包括第一体区隔离多晶硅和第二体区隔离多晶硅，各为H的一竖，所述源区和漏区位于所述第一体区隔离多晶硅和第二体区隔离多晶硅之间；所述体引出区包括位于所述第一体区隔离多晶硅背离所述源区和漏区一侧的第一体引出区，和位于所述第二体区隔离多晶硅背离所述源区和漏区一侧的第二体引出区。