[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，在形成有3D存储器件的半导体衬底中形成有贯穿的硅通孔，在硅通孔的周围、衬底中形成有反掺杂区，该反掺杂区域衬底具有相反的掺杂类型，这样，在衬底与该反掺杂区形成PN结，该PN结形成在硅通孔与存储器件的选通管器件之间形成隔离，有效抑制硅通孔施加高压进行存储器件操作时引起的耦合效应，从而，避免对选通管器件性能造成影响，同时，该方法无需增加额外的隔离区域，不会造成芯片尺寸的增加，布局灵活且工艺实现的成本低。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的不断发展以及对集成度的要求不断提高，平面结构的存储器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了立体结构的存储器件。

在立体结构的存储器件的一个应用中，3D NAND存储器件可以为外围电路的MOS(金属氧化物半导体，Metal Oxide Semiconductor)器件形成在不同的衬底上，而后通过3DNAND器件衬底上的硅通孔(TSV，Though Silicon Visa)与外围电路的电连接，从而，实现对3D NAND存储器件的操作。在对3D NAND存储器件的操作过程中，需要通过TSV向3D NAND存储器件的选通管器件施加高电压，该高电压通常在十几、甚至二十几伏或之上，这会造成衬底瞬态高压，引起TSV与衬底的耦合效应(coupling effect)，影响器件的性能。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，抑制硅通孔与衬底之间的耦合效应。

为实现上述目的，本发明有如下技术方案：

一种半导体器件，包括：

具有第一掺杂类型的半导体衬底，所述衬底具有相对的第一表面和第二表面，在所述第一表面上形成有存储器件；

贯穿衬底的硅通孔；

反掺杂区，设置于所述衬底中且位于所述硅通孔与所述存储器件之间，所述反掺杂区与所述硅通孔及所述存储器件之间具有间隔；

与所述反掺杂区电连接的衬垫，所述衬垫用于接入偏压。

可选地，所述反掺杂区为条形，所述硅通孔所在区域和所述存储器件所在区域分别位于条形的反掺杂区两侧。

可选地，所述反掺杂区位于每个或多个硅通孔的周围。

可选地，所述反掺杂区为条形、块形、弧形或环形。

可选地，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

可选地，所述反掺杂区的掺杂粒子为As，掺杂注入能量范围为50-150keV，掺杂注入剂量范围为1.5e15-1.5e16。

可选地，还包括另一半导体衬底，所述另一半导体衬底上形成有MOS器件，所述另一半导体衬底固定于所述第二表面。

可选地，所述反掺杂区位于所述第二表面的衬底中。

可选地，所述存储器件包括栅极层与绝缘层交替层叠的堆叠层、穿过所述堆叠层的存储单元串以及所述存储单元串之下的选通管器件。

一种半导体器件的制造方法，包括：

提供具有第一掺杂类型的半导体衬底，所述衬底具有相对的第一表面和第二表面，所述第一表面上形成有存储器件；

从所述第二表面形成贯穿衬底的硅通孔；以及

在所述衬底中形成反掺杂区，其中，所述反掺杂区位于所述硅通孔与所述存储器件之间，所述反掺杂区与所述硅通孔及所述存储器件之间具有间隔；