[发明专利]时钟占空比的测试电路

说明书

本发明公开了一种时钟占空比的测试电路：占空比‑电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压VCT，对参考占空比时钟信号CKR进行转换，生成参考占空比积分电压VCR；模拟电压比较器对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。本发明能够对高频时钟信号的占空比进行准确测试。

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种时钟占空比的测试电路。

背景技术

嵌入系统中振荡器输出的时钟信号的占空比是一个重要指标。利用I/O(输入/输出)直接输出几十兆赫兹的高频时钟，利用测试机对高频时钟信号的占空比进行测试是不太可行的。因为I/O的输出速度有限制，输出信号经过I/O后会引入误差，另外，这种测试方法对测试机的要求也比较高。

发明内容

本发明要解决的技术问题是提供一种时钟占空比的测试电路，能够对高频时钟信号的占空比进行准确测试。

为解决上述技术问题，本发明的时钟占空比的测试电路，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路；

所述占空比-电压转换电路，对输入的待测时钟的输出信号CKT进行转换，生成待测时钟占空比积分电压VCT；

所述测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号CKR；

所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压VCR。

所述模拟电压比较器对输入的电压VCT和电压VCR进行比较，并输出比较结果CMPO。

所述测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试；

所述占空比控制寄存器为N比特位，N为正整数。

采用本发明的时钟占空比的测试电路，利用内建测试电路，自动完成时钟占空比测量，并数字化后输出。本发明降低了芯片内高频时钟通过I/O输出后再测试对I/O输出速度的苛刻需求，避免了I/O引入的测量误差而提高了测量精度，降低了对外部测量设备的要求，从而实现了对高频时钟信号的占空比进行准确、低成本的测量。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是时钟占空比的测试电路一实施例原理图；

图2是时钟占空比的测试流程图。

具体实施方式

参见图1所示，所述时钟占空比的测试电路，在下面的实施例中，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路。

所述占空比-电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压信号VCT。

待测时钟信号CKT同时驱动测试控制逻辑电路，测试控制逻辑电路，根据占空比控制寄存器的值生成参考占空比时钟信号CKR，所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR。

所述模拟电压比较器对输入的电压信号VCT和电压信号VCR进行比较，并输出比较结果信号CMPO。

所述测试控制逻辑电路，根据输入的比较结果信号CMPO，调整测试控制逻辑电路内的占空比控制寄存器的值，完成占空比测试。所述占空比控制寄存器为N比特，N为正整数。

结合图2所示，所述测试控制逻辑电路进行占空比测试的具体过程如下：