[发明专利]时钟占空比的测试电路

权利要求书

1.一种时钟占空比的测试电路，其特征在于，包括：占空比-电压转换电路、模拟电压比较器和测试控制逻辑电路；

所述占空比-电压转换电路，对输入的待测时钟信号CKT进行转换，生成待测时钟占空比积分电压信号VCT；

所述测试控制逻辑电路，在待测时钟的驱动下，根据占空比控制寄存器的值生成参考占空比时钟信号CKR；

所述占空比-电压转换电路，对参考占空比时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR；

所述模拟电压比较器，对输入的电压信号VCT和VCR进行比较，并输出比较结果CMPO；

所述测试控制逻辑电路，根据输入的比较结果CMPO，调整测试控制逻辑电路内的所述占空比控制寄存器的值，完成占空比测试；

所述占空比控制寄存器为N比特位，N为正整数。

2.如权利要求1所述的测试电路，其特征在于：所述占空比-电压转换电路，包括：两个PMOS晶体管，两个NMOS晶体管，两个电阻，两个电容；

第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极和第一NMOS晶体管的漏极及第一电阻的一端相连接，第一电阻的另一端与第一电容的一端相连接，该连接的节点作为电压信号VCT的输出端，第一NMOS晶体管的源极和第一电容的另一端接地GND，第一PMOS晶体管的栅极和第一NMOS晶体管的栅极输入待测时钟信号CKT；

第二PMOS晶体管的漏极和第二NMOS晶体管的漏极及第二电阻的一端相连接，第二电阻的另一端与第二电容的一端相连接，该连接的节点作为电压信号VCR的输出端，第二NMOS晶体管的源极和第二电容的另一端接地GND，第二PMOS晶体管的栅极和第二NMOS晶体管的栅极输入参考占空比时钟信号CKR。

3.如权利要求1或2所述的测试电路，其特征在于，占空比测试的具体过程如下：

初始化测试控制逻辑电路内的占空比控制寄存器的值，使其全部为“0”，设置占空比控制寄存器位次计数器的值为N；

从最高位到最低位设置占空比控制寄存器的值，如果模拟电压比较器的输出CMPO的值为高电平，则设置当前位次的占空比寄存器为“0”，否则设置为“1”；

判断所述占空比控制寄存器各位是否全部完成设置，即所述占空比位次计数器的计数值是否为“0”，如果未全部完成设置，则将所述占空比位次计数器的值减1；然后继续检查模拟电压比较器的输出CMPO的值，并进行占空比控制寄存器的设置；如果全部完成设置，即计数器的计数值等于“0”，则测试完成，得到占空比数字化测量值。