[发明专利]多层芯片基板及封装方法、多功能芯片封装方法及晶圆

说明书

本发明公开了一种多层芯片基板及封装方法、多功能芯片封装方法及晶圆，该多层芯片基板封装方法包括在可拆分的带有铜箔的承载板的底部和顶部分别制作线路层；制作金属柱和第一通孔；将微凸块芯片和大焊球芯片倒装焊接在线路层上，并置于第一通孔内，且大焊球芯片覆盖微凸块芯片的表面，金属柱的高度大于大焊球芯片的高度；制作第一有机树脂层；切除第一有机树脂层，裸露出金属柱；制作金属层和至少一层第一内层线路层；制作第一阻焊层；将多层芯片圆片与承载板拆分，并裸露出铜箔；去除铜箔，裸露出线路层。实施本发明，通过将微凸块芯片和大焊球芯片采用扇出型封装，形成多层芯片基板，提高工艺效率和集成度，减小结构模块的尺寸，降低封装成本。

技术领域

本发明涉及微电子封装技术领域，尤其涉及一种多层芯片基板及封装方法、多功能芯片封装方法及晶圆。

背景技术

随着技术发展对微电子器件的性能、尺寸、成本等方面要求越来越高，尤其是消费类产品(如移动终端等)对产品厚度尺寸等要求更高，所以能够实现更小、更轻便、性能更优以及价格更低的芯片封装方案成为了现在技术研究方向。

扇出型晶圆级封装工艺由于轻薄短小已经成为电子消费品的发展方向，然而，现有的晶圆级封装工艺过程复杂，需要投入的设备和封装材料要求高，导致封装成本高，只适用于高端产品。

目前，为了降低成本，提高芯片普适性，多层芯片封装方法大多采用堆叠芯片扇入型封装方法，通过将多个芯片进行逐层堆叠在基板上，并通过引线实现互连，然后采用传统的塑封胶方式进行固化封装。然而，现有的堆叠芯片扇入型封装方法封装成的芯片结构由于是将多个芯片二维平铺在基板上，模块体积较大，电引线较长，集成度低，无法实现多层芯片扇出型封装结构。

发明内容

本发明的目的在于克服现有技术的多层芯片封装结构体积大，集成度低，无法实现多层芯片扇出型封装结构的不足，提供一种多层芯片基板及封装方法、多功能芯片封装方法及晶圆。

本发明的技术方案提供一种多层芯片基板封装方法，包括：

在可拆分的带有铜箔的承载板的底部和顶部分别制作线路层；

在所述线路层上制作金属柱，并在所述金属柱上制作第一通孔，所述金属柱与所述线路层电互连；

将微凸块芯片和大焊球芯片倒装焊接在所述线路层上，所述微凸块芯片和所述大焊球芯片置于所述第一通孔内，且所述大焊球芯片覆盖所述微凸块芯片的表面，所述金属柱的高度大于所述大焊球芯片的高度；

将所述微凸块芯片和所述大焊球芯片埋置在第一有机树脂层内，得到多层芯片圆片；

切除所述第一有机树脂层，裸露出所述金属柱；

制作覆盖所述第一有机树脂层的金属层，并制作至少一层覆盖所述金属层的第一内层线路层；

制作覆盖所述第一内层线路层的第一阻焊层；

在所述承载板的可拆分处将所述多层芯片圆片与所述承载板拆分，并裸露出所述铜箔；

去除所述铜箔，裸露出所述线路层，得到多层芯片基板。

进一步的，所述在可拆分带有铜箔的基板的底部和顶部分别制作线路层，具体包括：

在所述承载板的底部和顶部分别制作第二内层线路层，并在所述第二内层线路层上制作穿透所述第二内层线路层的第二通孔，并裸露出所述铜箔；

制作覆盖所述第二内层线路层的介质层；

在所述第二通孔对应的位置去除所述介质层形成盲孔；

在所述盲孔对应的位置制作至少一层外层线路层，使所述外层线路层与所述第二内层线路层电互连；

制作覆盖所述外层线路层的第二阻焊层，形成所述线路层。