[发明专利]电感结构

说明书

本发明提供一种电感结构，包括：一基板；一第一介电层，形成于该基板上；一第一金属层，形成于该第一介电层中；一第二介电层，形成于该第一介电层上；一第二金属层，形成于该第二介电层中；至少一中间介电层，形成于该第一介电层与该第二介电层之间；至少一中间金属层，形成于该至少一中间介电层中；以及多个通孔，连接该第一金属层与该至少一中间金属层，以及连接该第二金属层与该至少一中间金属层，其中该第一金属层、该通孔、该至少一中间金属层、该通孔、该第二金属层、该通孔、以及该至少一中间金属层形成一延伸路径，该延伸路径以该第一金属层为一延伸起点，依螺旋方式延伸。本发明提供的电感结构线宽大、占用面积低。

技术领域

本发明涉及一种电感结构，尤其涉及一种具有大线宽、低占用面积的垂直式电感结构。

背景技术

就目前的平面式电感来说，当所需电感值越高时，元件的感应圈数愈多，其于芯片上所占用的面积就愈大，且为避免电感元件(inductor)与其他元件间产生额外效应，于电感元件下方，均规划为净空区域，即无摆放任何元件或金属层，且于电感元件周围的一定距离内，也须为净空区域。然而，上述限制已造成芯片在面积使用上的效益相当差。

目前的平面式电感使用单一层金属层，并以下层金属层做为与其他元件的联结线，受限于工艺因素，其在设计上须符合最小间距(min metal spacing)的要求，且为增加电感值，均期望能设置较大线宽的金属导线及增加电感圈数。然而，此工艺及设计上的要求，在芯片的面积使用上，始终存在着无法克服的困难。

因此，开发一种具有大线宽、低占用面积的电感结构是众所期待的。

发明内容

本发明提供一种电感结构，以解决现有电感结构线宽小、占用面积大的问题。

根据本发明的一实施例，提供一种电感结构。该电感结构，包括：一基板；一第一介电层，形成于该基板上；一第一金属层，形成于该第一介电层中；一第二介电层，形成于该第一介电层上；一第二金属层，形成于该第二介电层中，其中该第一金属层与该第二金属层为连续金属层；至少一中间介电层，形成于该第一介电层与该第二介电层之间；至少一中间金属层，形成于该至少一中间介电层中，其中该至少一中间金属层为图案化(patterned)金属层；以及多个通孔(via)，连接该第一金属层与该至少一中间金属层，以及连接该第二金属层与该至少一中间金属层，其中该第一金属层、该通孔、该至少一中间金属层、该通孔、该第二金属层、该通孔、以及该至少一中间金属层形成一延伸路径，该延伸路径以该第一金属层为一延伸起点，依逆时针螺旋方式延伸。

根据部分实施例，上述第一金属层、上述第二金属层、与上述至少一中间金属层的长度介于1um～100um。

根据部分实施例，上述第一金属层、上述第二金属层、与上述至少一中间金属层的厚度介于0.01um～4um。

根据部分实施例，上述第一金属层、上述第二金属层、与上述至少一中间金属层的宽度介于0.01um～100um。

根据部分实施例，上述至少一中间金属层的图案化金属层的间距介于0.01um～10um。

根据部分实施例，上述至少一中间介电层为单层的中间介电层，以及上述至少一中间金属层为单层的中间金属层。

根据部分实施例，上述至少一中间介电层为双层的中间介电层，以及上述至少一中间金属层为双层的中间金属层。根据部分实施例，更包括多个通孔，连接不同层的上述中间金属层。

根据部分实施例，上述至少一中间介电层为三层的中间介电层，以及上述至少一中间金属层为三层的中间金属层。根据部分实施例，更包括多个通孔，连接不同层的上述中间金属层。