[发明专利]3D存储器件及其制造方法在审
| 申请号： | 201811096306.6 | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN109037226A | 公开（公告）日： | 2018-12-18 |
| 发明（设计）人： | 胡斌;肖莉红 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/11551 | 分类号： | H01L27/11551;H01L27/11578 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 范芳茗;高青 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 栅叠层结构 存储器件 栅极导体 沟道 层间绝缘层 错开设置 隔离结构 衬底 半导体 半导体衬底表面 空间利用率 交替堆叠 垂直的 邻接 分隔 制造 存储 贯穿 申请 | ||
1.一种3D存储器件，包括：
半导体衬底；
沟道柱，位于所述半导体衬底上；以及
第一栅叠层结构和第二栅叠层结构，每个栅叠层结构与所述沟道柱邻接，并分别包括多个栅极导体和多个层间绝缘层，
所述3D存储器件还包括贯穿所述沟道柱的第一隔离结构，所述第一隔离结构将所述第一栅叠层结构与所述第二栅叠层结构分隔，
其中，在与所述半导体衬底表面垂直的方向上，每个所述栅叠层结构的所述多个栅极导体和所述多个层间绝缘层交替堆叠，并且所述第一栅叠层结构的栅极导体和所述第二栅叠层结构的栅极导体错开设置。
2.根据权利要求1所述的3D存储器件，其中，所述第一隔离结构的材料包括碳化硅。
3.根据权利要求1所述的3D存储器件，其中，所述第一栅叠层结构的层间绝缘层的材料选自氧化物与氮化物中的一种，
所述第二栅叠层结构的层间绝缘层的材料选自氧化物与氮化物中的另一种。
4.根据权利要求1所述的3D存储器件，其中，所述第一隔离结构将所述沟道柱均分。
5.根据权利要求1-4任一所述的3D存储器件，其中，所述多个沟道柱呈阵列排布，每列所述沟道柱与相邻列的所述沟道柱错位排列。
6.根据权利要求5所述的3D存储器件，其中，每列所述沟道柱被同一所述第一隔离结构分隔。
7.根据权利要求1-4任一所述的3D存储器件，还包括栅线缝隙，贯穿所述栅叠层结构，所述多个沟道柱位于所述栅线缝隙之间。
8.一种制造3D存储器件的方法，包括：
在半导体衬底上形成栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；以及
形成贯穿所述栅叠层结构的多个沟道柱，
其中，所述沟道柱一侧的栅极导体与所述沟道柱另一侧的层间绝缘层的位置对应。
9.根据权利要求8所述的方法，其中，形成所述栅叠层结构的步骤包括：
在所述半导体衬底上形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个第一层间绝缘层与多个第二层间绝缘层；
形成贯穿所述沟道柱与所述绝缘叠层结构形成多个第一隔离结构；
形成贯穿所述绝缘叠层结构的多个栅线缝隙；
经由所述多个栅线缝隙将所述第一隔离结构一侧的所述第一层间绝缘层替换为栅极导体；以及
经由所述多个栅线缝隙将所述第一隔离结构另一侧的所述第二层间绝缘层替换为所述栅极导体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811096306.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：存储器结构
- 下一篇：3D存储器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
